微型计算机存储器接口技术

《微型计算机存储器接口技术》由会员分享，可在线阅读，更多相关《微型计算机存储器接口技术（71页珍藏版）》请在装配图网上搜索。

1、第 五 章 微 型 计 算 机存 储 器 接 口 技 术 5.1 存 储 器 概 述 存 储 器 是 微 型 计 算 机 系 统 中 用 来 存 放 程 序 和 数 据 的 基 本单 元 或 设 备 。一 、 存 储 器 的 分 类按 存 储 介 质 分 ： 半 导 体 存 储 器 、 磁 介 质 存 储 器 和 光 存 储 器 。按 存 储 器 与 cpu的 耦 合 程 度 分 ： 内 存 和 外 存 1.半 导 体 存 储 器 的 分 类 a. 双 极 型 存 储 器 ; b. MOS型 存 储 器2.按 存 取 方 式 分 类（ 1） 随 机 存 取 存 储 器 RAM a. 静 态 R

2、AM b. 动 态 RAM(一 ) 半 导 体 存 储 器 的 分 类 及 特 点 （ 2） 只 读 存 储 器 ROMa. 掩 模 式 ROM； b. 熔 炼 式 可 编 程 的 PROM，c. 可 用 紫 外 线 擦 除 、 可 编 程 的 EPROM;d. 可 用 电 擦 除 、 可 编 程 的 E2PROM等 。e. 闪 速 存 储 器 （ Flash Memory） ： 简 称 闪 存 闪 存 ： Flash Memory特 点 ： 非 易 失 性 存 储 器 ， 可 在 系 统 电 可 擦 除 和 可 重 复 编 程闪 速 存 储 器 的 技 术 分 类 ： 全 球 闪 速 存 储

3、 器 的 主 要 供 应 商 有 AMD、ATMEL、 Fujistu、 Hitachi、 Hyundai、 Intel、 Micron、 Mitsubishi、Samsung、 SST、 SHARP、 TOSHIBA， 由 于 各 自 技 术 架 构 的 不 同 ，分 为 几 大 阵 营 。 NOR技 术NANDAND技 术由 EEPROM派 生 的 闪 速 存 储 器 3.按 在 微 机 系 统 中 位 置 分 类 1.存 储 容 量 存 储 容 量 是 指 存 储 器 所 能 存 储 二 进 制 数 码 的 数 量 ，存 储 容 量 =存 储 字 数 (存 储 单 元 数 ) 存 储 字

4、 长 (每 单 元 的 比 特 数 )例 如 ， 某 存 储 芯 片 的 容 量 为 1024 4， 即 该 芯 片 有 1024个 存 储 单 元 ， 每个 单 元 4位 代 码 。2.存 取 速 度 存 取 时 间 是 指 从 启 动 一 次 存 储 器 操 作 到 完 成 该 操 作 所 经 历 的 时 间 ，也 称 为 访 问 时 间 。存 取 速 度 也 可 用 存 取 周 期 或 数 据 传 输 速 率 来 描 述 .二 、 存 储 器 的 主 要 性 能 指 标 衡 量 半 导 体 存 储 器 性 能 的 主 要 指 标 有 存 储 容 量 、 存取 速 度 、 功 耗 和 可

5、靠 性 。 3.功 耗 和 体 积 功 耗 通 常 是 指 每 个 存 储 元 消 耗 功 率 的 大 小 ， 单 位为 微 瓦 /位 （ W/位 ） 或 者 毫 瓦 /位 （ mW/位 ） 体 积 和 功 耗 越 小 越 好 .4.可 靠 性 可 靠 性 一 般 是 指 对 电 磁 场 及 温 度 变 化 等 的 抗 干 扰能 力 ， 一 般 平 均 无 故 障 时 间 为 数 千 小 时 以 上 。 三 、 内 存 的 基 本 组 成地址译码器 存 储矩 阵 数据缓冲器012n-1 01m控 制逻 辑 CSR/Wn位地 址 m位数 据图 5.2 存 储 芯 片 组 成 示 意 图 地 址

6、译 码 器 ： 接 收 来 自 CPU的 n位 地 址 ， 经 译 码 后 产 生 2n个 地 址选 择 信 号 ， 实 现 对 片 内 存 储 单 元 的 选 址 。 控 制 逻 辑 电 路 ： 接 收 片 选 信 号 CS及 来 自 CPU的 读 /写 控 制 信 号 ， 形成 芯 片 内 部 控 制 信 号 ， 控 制 数 据 的 读 出 和 写 入 。 数 据 缓 冲 器 ： 寄 存 来 自 CPU的 写 入 数 据 或 从 存 储 体 内 读 出 的 数 据 。 存 储 体 ： 是 存 储 芯 片 的 主 体 ， 由 基 本 存 储 元 按 照 一 定 的 排列 规 律 构 成 。

7、一 、 静 态 RAM RAM 通 常 用 来 存 储 当 前 运 行 的 程 序 和 在 程 序运 行 过 程 中 需 要 改 动 的 数 据 。 相 对 于 DRAM, SRAM具 有 速 度 快 ， 接 口 简 单 、 读 写 操 作 简 便 等特 点 ， 但 其 存 储 容 量 小 ， 价 格 也 偏 高 ， 故 通 常 在多 级 存 储 系 统 中 被 用 于 构 成 cache存 储 器 。5.2 随 机 存 储 器 常 用 的 SRAM芯 片 有 :n Intel公 司 生 产 的 2114、 2128、 6116、 6264、 62256等 。 如 HY6116， HM6225

8、6， HM628128,等 等n 容 量 :1K 4, 1K 8, 2K 8, K 8, 512K 8n 现 以 2114芯 片 为 例 对 SRAM的 芯 片 特 性 和 接 口 方 法 进 行 介 绍 。 A5A0A2A1CS- 19 2114 1810 VCCA9I/O1A6A4A3 A7A8I/O2I/O3WE- 符 号 引 脚 名 A0A9 地 址 输 入 I/01I/04 数 据 输 入 /输 出 CS- 片 选 WE- 写 允 许VCC、 GND 电 源 、 地1.芯 片 特 性 Intel 2114是 一 种 存 储 容 量 为 1K 4位 ， 存 取 时 间最 大 为 450

9、ns的 SRAM芯 片 。 如 下 图 ： 2. 内 部 结 构 A3A4A5A 6A7A8 行选择 64 64存 储 矩 阵 . . VCCGND 输 入数 据控 制I / O1I / O2I / O3I / O4 列 I/O 电 路列 选 择. . . . . . A0 A2 A1 A9CS WE片 选 及 读 写 控 制 电 路 ： 用 于 实 现 对 芯 片 的 选 择 及 读 写 控 制存 储 矩 阵 ： Intel 2114内 部 共 有 4096个 存 储 电 路 ， 排 成 64 64的 短 阵 形 式地 址 译 码 器 ： 输 入 为 10根 线 ， 采 用 两 级 译 码

10、方 式 ， 其 中 6根 用 于 行 译 码 ， 4根 用 于 列 译 码 ；I/O控 制 电 路 ： 分 为 输 入 数 据 控 制 电 路 和 列 I O电 路 ， 用 于 对 信 息 的 输 入 输 出 进 行 缓 冲 和 控 制 ； A0A7： 地 址 信 号 的 输 入 引 脚 ， 用 来 分时 接 收 CPU送 来 的 8位 行 、 列 地 址 ； RAS： 行 地 址 选 通 信 号 输 入 引 脚 ， 低电 平 有 效 ， 兼 作 芯 片 选 择 信 号 。 当 为 低电 平 时 ， 表 明 芯 片 当 前 接 收 的 是 行 地 址 ； CAS： 列 地 址 选 通 信 号

11、输 入 引 脚 ， 低电 平 有 效 ， 表 明 当 前 正 在 接 收 的 是 列 地址 (此 时 应 保 持 为 低 电 平 )；WE ： 写 允 许 控 制 信 号 输 入 引 脚 ， 当其 为 低 电 平 时 ， 执 行 写 操 作 ； 否 则 ， 执行 读 操 作 。 D IN： 数 据 输 入 引 脚 ； DOUT： 数 据 输 出 引 脚 ； VDD： 十 5V电 源 引 脚 ； Css： 地 ； N/C： 未 用 引 脚 NCDINWERASA0A1A2VDD 18 2164DRAM 169 VSSCASDOUTA6A3A4A5A7引 脚 排 列 图 二 、 DRAM1.芯 片

12、 特 性 Intel 2164是 一 种 存 储 容量 为 64K 1位 、 最 大 存 取时 间 为 200ns、 刷 新 时 间间 隔 为 2ms的 DRAM芯 片 。 2. Intel 2164的 内 部 结 构 8位地 址锁 存 器 1/4I/O门 输 出缓 冲 器A0A1A2A3A4A 5A6A7 DOUT VDDVSS 行 时 钟缓 冲 器 列 时 钟缓 冲 器 写 允 许 时钟 缓 冲 器 数 据 输 入缓 冲 器RASCAS WEDIN 128 128存 储 矩 阵 1/128行译 码 器 128 128存 储 矩 阵128读 出 放 大 器 (1/128列 译 码 器 )12

13、8读 出 放 大 器 128读 出 放 大 器128读 出 放 大 器(1/128列 译 码 器 )128 128 存 储 矩 阵 128 128存 储 矩 阵1/128行译 码 器 2.接 口 方 法 DRAM控 制 器 一 般 由 如 下 部 分 组 成 ： 地 址 多 路 开 关 ： 由 于 要 向 DRAM芯 片 分 时 送 出 行 地 址 和 列 地 址 ， 所 以 必 须 具 有多 路 开 关 ， 把 来 自 CPU的 地 址 变 成 行 地 址 和 列 地 址 分 两 次 送 出 。 刷 新 定 时 器 ： 用 来 定 时 提 供 刷 新 请 求 。 刷 新 地 址 计 数 器

14、： 提 供 刷 新 的 地 址 ， 每 刷 新 一 行 ， 计 数 器 自 动 加 1， 全 部 行 刷新 一 遍 后 自 动 归 零 ， 重 复 刷 新 过 程 。 仲 裁 电 路 ： 当 来 自 CPU的 访 问 存 储 器 请 求 和 来 自 刷 新定 时 器 的 刷 新 请 求 同 时 产 生 时 ， 对 二 者 的 优先 权 进 行 裁 定 。 时 序 发 生 器 ： 提 供 行 地 址 选 通 信 号 RAS、 列 地 址 选 通 信号 CAS和 写 允 许 信 号 WE， 以 满 足 对 存 储 器 进 行访 问 及 对 芯 片 进 行 刷 新 的 要 求 。 CPU 刷新定时器

15、 仲 裁电 路 时 序发 生 器刷 新 地 址计 数 器 地 址多 路 开 关 DRAM读 /写地 址 总 线 地 址RASCASWRDRAM控 制 的 逻 辑 框 图 三 、 存 储 器 扩 展 技 术 对 于 存 储 体 中 存 储 单 元 的 排 列 方 式 ， 通 常 分 为 字结 构 方 式 和 位 结 构 方 式 两 种 。字 结 构 方 式 ： 指 芯 片 上 所 有 的 存 储 元 排 列 成 不 同 的 存 储 单 元 ，每 个 单 元 一 个 字 ， 每 个 字 的 各 位 在 同 一 芯 片 内 。 如 ： 1K*8位 结 构 方 式 ： 指 芯 片 上 所 有 的 存

16、储 元 排 列 成 不 同 的 存 储 单 元 ， 每个 单 元 一 位 ， 即 所 有 存 储 元 排 列 成 不 同 字 的 同 一 位 。 如 ： 8K*1 例 1 用 1K 4的 2114芯 片 构 成 lKB的 存 储 器 系 统 分 析 ： 由 于 每 个 芯 片 的 容 量 为 1K， 故 满 足 存 储 器 系 统 的 容量 要 求 。 但 由 于 每 个 芯 片 只 能 提 供 4位 数 据 ， 故 需 用 2片 这样 的 芯 片 ， 它 们 分 别 提 供 4位 数 据 至 系 统 的 数 据 总 线 ， 以 满足 存 储 器 系 统 的 字 长 要 求 。 设 计 要 点

17、 ： 将 每 个 芯 片 的 10位 地 址 线 按 引 脚 名 称 一 一 并 联 ， 按次 序 逐 根 接 至 系 统 地 址 总 线 的 低 10位 。 数 据 线 则 按 芯 片 编 号 连 接 ， 1号 芯 片 的 4位 数 据 线 依次 接 至 系 统 数 据 总 线 的 D0-D3， 2号 芯 片 的 4位 数 据线 依 次 接 至 系 统 数 据 总 线 的 D4-D7。 两 个 芯 片 的 WE端 并 在 一 起 后 接 至 系 统 控 制 总 线 的存 储 器 写 信 号 （ 如 CPU为 8086/8088， 也 可 由 和 M或 IO/的 组 合 来 承 担 ） 。 C

18、S引 脚 也 分 别 并 联 后 接 至 地 址 译 码 器 的 输 出 ， 而 地址 译 码 器 的 输 入 则 由 系 统 地 址 总 线 的 高 位 来 承 担 。 A11A10 译码器 A9A9 A0A0WR WEI/O I/OCS2114 (1).D 0D3D 4D7 A9A 0WEI/O I/O CS2114 (2). . . . . . . . . .8088 Y0M/IO 当 存 储 器 工 作 时 ， 系 统 根 据 高 位 地 址 的 译 码 同 时 选 中 两 个芯 片 ， 而 地 址 码 的 低 位 也 同 时 到 达 每 一 个 芯 片 ， 从 而 选 中 它 们的

19、同 一 个 单 元 。 在 读 /写 信 号 的 作 用 下 ， 两 个 芯 片 的 数 据 同 时 读出 ， 送 上 系 统 数 据 总 线 ， 产 生 一 个 字 节 的 输 出 ， 或 者 同 时 将 来自 数 据 总 线 上 的 字 节 数 据 写 入 存 储 器 。 目 前 广 泛 使 用 的 典 型 EPROM芯 片 有 Intel公司 生 产 的 2716、 2732、 2764、 27128、 27256、27512等 ; n 其 容 量 分 别 为 2K 8位 至 64K 8,512K 8 位 ;n 封 装 形 式 :前 两 种 为 24脚 双 列 可 直 插 式 封 装 ，

20、后 几 种 为 28脚 双 列 直 插 式 封 装 。5.3 只 读 存 储 器一 、 可 擦 除 可 编 程 的 ROM CE/PGM1 2412 13A7A1A0O0O1O3GND VCCA8A9VPPOEA10O3O7Intel 2716芯 片 引 脚 排 列 图 1.芯 片 特 性 Intel 2716: 容 量 为 16K（ 2K 8位 ); 存 取 时 间 : 约 450ns; 单 一 的 +5V电 源 。 各 引 脚 的 功 能 如 下 ： Al0A0： 地 址 信 号 输 入 引 脚 ， 可 寻 址芯 片 的 2K个 存 储 单 元 ； O7O0： 双 向 数 据 信 号 输

21、入 输 出 引 脚 ； CE： 片 选 信 号 输 入 引 脚 ， 低 电 平 有效 ， 只 有 当 该 引 脚 转 入 低 电 平 时 ， 才 能对 相 应 的 芯 片 进 行 操 作 ； OE ： 数 据 输 出 允 许 控 制 信 号 引 脚 ，输 入 ， 低 电 平 有 效 ， 用 以 允 许 数 据 输 出 ； Vcc： +5v电 源 ， 用 于 在 线 的 读 操 作 ； VPP： +25v电 源 ， 用 于 在 专 用 装 置 上进 行 写 操 作 ； GND： 地 。 2. 内 部 结 构 A1A2A3A4 A5A6A7 O1O2O0A0地 VCCA8A 9VPPOEA 10C

22、EO7O 6O5O4O 3 VCC地V PP OEOE 输 出 允 许 片 选 和 编 程 逻 辑译 码y x译 码 输 出 缓 冲. . 门y16K Bit存 储 矩 阵地址输 入 数 据 输 出O0 O7 A 0A 10 123 4567 891011 12 13141516 17181920 21222324 存 储 阵 列 ： Intel2716存 储 器 芯片 的 存 储 阵 列 由 2K 8个 带 有 浮动 栅 的 MOS管 构 成 ， 共 可 保 存2K 8位 二 进 制 信 息 ； X译 码 器 ： 又 称 为 行 译 码 器 ，可 对 7位 行 地 址 进 行 译 码 ； Y

23、译 码 器 ： 又 称 为 列 译 码 器 ，可 对 4位 列 地 址 进 行 译 码 ； 输 出 允 许 、 片 选 和 编 程 逻 辑 ：实 现 片 选 及 控 制 信 息 的 读 /写 ； 数 据 输 出 缓 冲 器 ： 实 现 对 输 出数 据 的 缓 冲 。为 什 么 只 需 要 11根 地 址 线 进 行 片 内 地 址 译 码 ？ 3.接 口 方 法Intel2716芯 片 与 8位 CPU的 连 接 方 法 如 下 ： 低 位 地 址 线 、 数 据 线 直 接 相 连 ； 工 作 电 源 VCC直 接 与 +5V电 源 相 连 ， 编 程电 源 通 常 由 开 关 控 制 ；

24、 CE-和 OE-信 号 分 别 由 CPU高 位 地 址 总 线 和控 制 总 线 译 码 后 产 生 ， 通 常 采 用 图 5.12所示 的 3种 方 法 。 Intel 2716芯 片 与 CPU的 连 接 方 法A0A10译码器A11A15 1 A0A102716CEM 访 问RD OEDOUT（ a） A0A10译码器A11A15 A0A102716CEOE1M 访 问RD DOUT（ b） RD A0A10译码器A11A15 A0A102716CEM 访 问 OEDOUT（ c） 4.接 口 举 例（ 1） 要 求 用 2716 EPROM芯 片 为 某 8位 微 处 理 器 设

25、 计 一个 16KB的 ROM存 储 器 。 已 知 该 微 处 理 器 地 址 线为 A0 A15， 数 据 线 为 D0 D7， “ 允 许 访 存 ” 控制 信 号 为 M， 读 出 控 制 信 号 为 RD。 画 出 EPROM与CPU的 连 接 框 图 。 （ 2） 分 析 由 于 每 个 芯 片 的 字 长 为 8位 ， 故 满 足 存 储 器 系 统的 字 长 要 求 。 但 由 于 每 个 芯 片 只 能 提 供 2K个 存 储 单元 ， 故 需 用 8片 这 样 的 芯 片 ， 以 满 足 存 储 器 系 统 的 容量 要 求 。 (3) 设 计 要 点 先 将 每 个 芯

26、片 的 11位 地 址 线 按 引 脚 名 称 一 一 并 联 ，然 后 按 次 序 逐 根 接 至 系 统 地 址 总 线 的 低 11位 。将 每 个 芯 片 的 8位 数 据 线 依 次 接 至 系 统 数 据 总 线 的D0-D7。8个 芯 片 的 OE端 并 在 一 起 后 接 至 系 统 控 制 总 线 的 存储 器 读 信 号它 们 的 片 选 引 脚 分 别 接 至 地 址 译 码 器 的 不 同 输 出 ，地 址 译 码 器 的 输 入 则 由 系 统 地 址 总 线 的 高 位 来 承 担 。 +5V 图 5.13 EPROM与 CPU连 接 框 图74LS138G2A G

27、2BG1 D0 D7A0 A10 Y0CPUA 11 A13M O0 O72716(2)OE CEO0 O72716(1)OE CE O0 O72716(8)OE CE +5V+25VVPPVCC+5VGNDRD Y1Y 7 2k2k（ 4） 实 现当 存 储 器 工 作 时 ， 根 据 高 位 地 址 的 不 同 ， 系 统 通 过 译 码 器 分 别 选 中 不 同 的 芯 片 ，低 位 地 址 码 则 同 时 到 达 每 一 个 芯 片 ， 选 中 它 们 的 相 应 单 元 。 在 读 信 号 的 作 用 下 ， 选 中 芯 片 的 数 据 被 读 出 ， 送 上 系 统 数 据 总

28、线 ， 产 生 一 个 字 节 的 输 出 。 EEPROM的 读 写 操 作 与 SRAM, EPROM基本 相 同 ， 不 过 变 成 写 入 的 时 间 较 长 ， 写 入 一 个字 节 需 1-5ms。 在 大 量 的 内 容 需 要 修 改 时 ， 花 费时 间 较 多 。 因 EEPROM是 非 易 失 存 储 器 ， 而 且 可 以 在 线擦 除 和 写 入 ， 因 而 非 常 适 合 在 嵌 入 式 系 统 中 用于 一 些 偶 尔 需 要 修 改 的 少 量 的 参 数 。二 、 电 可 擦 除 可 编 程 的 ROM 三 、 闪 速 存 储 器1、 闪 存 的 组 织 结

29、构闪 存 有 两 种 组 织 结 构 ： 按 页 面 组 织 和 按 区 块 组 织 。 按 页 面 组 织 ： 按 页 面 组 织 的 闪 存 ， 其 内 部 有 一 页 缓存 。 闪 存 的 存 储 体 按 页 面 组 织 ， 页 缓 存 的 大 小 与 存储 体 的 页 大 小 一 致 ， 速 度 快 。 按 区 块 组 织 ： 按 区 块 组 织 的 闪 存 ， 提 供 字 节 、 区 块和 芯 片 擦 除 能 力 ， 编 程 较 灵 活 。 在 微 机 系 统 中 ， CPU对 存 储 器 进 行 读 写 操 作 ， 首 先 要 由 地址 总 线 给 出 地 址 信 号 ， 选 择

30、要 进 行 读 /写 操 作 的 存 储 单 元 ， 然后 通 过 控 制 总 线 发 出 相 应 的 读 /写 控 制 信 号 ， 最 后 才 能 在 数 据总 线 上 进 行 数 据 交 换 。 所 以 ， 存 储 器 芯 片 与 CPU之 间 的 连 接 ，实 质 上 就 是 其 与 系 统 总 线 的 连 接 ， 包 括 ： 地 址 线 的 连 接 ； 数 据 线 的 连 接 ； 控 制 线 的 连 接 ；在 连 接 中 要 考 虑 的 问 题 有 以 下 几 个 方 面 ： 5.4 存 储 器 与 CPU的 连 接 一 、 存 储 器 接 口 应 考 虑 的 几 个 问 题1. 存

31、储 器 与 CPU之 间 的 时 序 配 合 CPU在 取 址 和 存 储 器 读 或 写 操 作 时 ， 是 有 固 定 时 序 的 ，用 户 要 根 据 这 些 来 确 定 对 存 储 器 存 取 速 度 的 要 求 ， 或 在 存储 器 已 经 确 定 的 情 况 下 ， 考 虑 是 否 需 要 Tw周 期 ， 以 及 如 何实 现 。 2. CPU总 线 负 载 能 力 ; 在 设 计 CPU芯 片 时 ， 一 般 考 虑 其 输 出 线 的 直 流 负 载 能 力 ，为 带 一 个 TTL负 载 。 现 在 的 存 储 器 一 般 都 为 MOS电 路 ， 直 流 负 载 很 小 ，

32、 主要 的 负 载 是 电 容 负 载 . 故 在 小 型 系 统 中 ， CPU是 可 以 直 接 与 存 储 器 相 连 的 ， 而较 大 的 系 统 中 ， 若 CPU的 负 载 能 力 不 能 满 足 要 求 ， 可 以 （ 就要 考 虑 CPU能 否 带 得 动 ， 需 要 时 就 要 加 上 缓 冲 器 ， ） 由 缓 冲器 的 输 出 再 带 负 载 。 3. 存 储 芯 片 的 选 用 ： 包 括 存 储 器 容 量 及 存 储 器 空 间的 安 排 内 存 通 常 分 为 RAM和 ROM两 大 部 分 ， 而 RAM又 分 为系 统 区 (即 机 器 的 监 控 程 序 或

33、 操 作 系 统 占 用 的 区 域 )和 用 户区 ， 用 户 区 又 要 分 成 数 据 区 和 程 序 区 ， ROM的 分 配 也 类 似 ，所 以 内 存 的 地 址 分 配 是 一 个 重 要 的 问 题 。 另 外 ， 目 前 生 产的 存 储 器 芯 片 ， 单 片 的 容 量 仍 然 是 有 限 的 ， 通 常 总 是 要 由许 多 片 才 能 组 成 一 个 存 储 器 ， 这 里 就 有 一 个 如 何 产 生 片 选信 号 的 问 题 。 芯 片 类 型 的 选 用 芯 片 型 号 的 选 用 4 数 据 总 线 宽 度数 据 总 线 宽 度 也 是 存 储 器 结 构

34、 的 决 定 因 素 。如 ： 对 8位 数 据 总 线 的 系 统 ， 其 存 储 空 间 是 一 个 存 储 体 ，每 个 存 储 单 元 存 放 1个 字 节 ， 存 储 芯 片 内 存 储 器 地 址 是 连续 的 ；对 16位 数 据 总 线 的 系 统 ， 存 储 空 间 被 分 为 两 个 存 储 体 ， 偶存 储 体 占 用 偶 存 储 空 间 ， 奇 存 储 体 占 用 奇 存 储 空 间 ， 而 每个 存 储 体 地 址 空 间 是 不 连 续 的 。 二 、 存 储 器 地 址 译 码 方 法1.片 选 控 制 的 译 码 方 法 常 用 的 片 选 控 制 译 码 方

35、法 有 线 选 法 、 全 译 码 法 、部 分 译 码 法 和 混 合 译 码 法 等 。 存 储 器 的 地 址 译 码 是 任 何 存 储 系 统 设 计 的 核 心 ，目 的 是 保 证 CPU能 对 所 有 存 储 单 元 实 现 正 确 寻 址 。 存 储 器 的 地 址 译 码 被 分 为 片 选 控 制 译 码和 片 内 地 址 译 码 两 部 分 。 （ 1）1KBCS （ 2）1KBCS （ 3）1KBCS （ 3）1KBCS1 1 1 1A10A11A13A12A0A9 图 5.4 线 选 结 构 示 意 图（ 1） 线 选 法 当 存 储 器 容 量 不 大 ， 所 使

36、 用 的 存 储 芯 片 数 量 不 多 ， 而CPU寻 址 空 间 远 远 大 于 存 储 器 容 量 时 ， 可 用 高 位 地 址 线 直接 作 为 存 储 芯 片 的 片 选 信 号 ， 每 一 根 地 址 线 选 通 一 块 芯片 ， 这 种 方 法 称 为 线 选 法 。 优 点 ： 连 线 简 单 ， 片 选 控 制 无 需 专 门 的 译 码 电 路 。缺 点 ： （ 1） 当 存 在 空 闲 地 址 线 时 ， 由 于 空 闲 地 址 线 可 随意 取 值 1或 0， 故 将 导 致 地 址 重 叠 。 （ 2） 整 个 存 储 器 地 址 分 布 不 连 续 ， 使 可 寻

37、 址 范 围减 小 。 （ 2） 全 译 码 法 将 低 位 地 址 总 线 直 接 与 各 芯 片 的 地 址 线 相 连 ， 高 位 地 址总 线 全 部 经 译 码 后 作 为 各 芯 片 的 片 选 信 号 。 8KB(2)CS 8KB(1)CS 8KB(8)CS 3-8译 码 器A0A12 A13A15 Y0Y1Y7 图 5.5 全 译 码 法 结 构 示 意 图. 全 译 码 法 可 以 提 供 对 全 存 储 空 间 的 寻 址 能 力 。 当 存 储 器 容 量小 于 可 寻 址 的 存 储 空 间 时 ， 可 从 译 码 器 输 出 线 中 选 出 连 续 的 几 根作 为

38、片 选 控 制 ， 多 余 的 空 闲 下 来 ， 以 便 需 要 时 扩 充 .优 点 ： 存 储 器 的 地 址 是 连 续 的 且 唯 一 确 定 的 ， 即 无 地 址 间 断 和 地 址 重 叠 。 （ 3） 部 分 译 码 法 将 高 位 地 址 线 中 的 一 部 分 进 行 译 码 ， 产 生 片 选 信 号 。 常用 于 不 需 要 全 部 地 址 空 间 的 寻 址 能 力 ， 但 采 用 线 选 法 地 址 线又 不 够 用 的 情 况 。 8KB(2)CS 8KB(1)CS 8KB(3)CS 2-4 译 码 器A0A12A13A14 Y0Y1Y4 8KB(4)CSA15

39、(不 参 加 译 码 ） (4) 混 合 译 码 法 将 线 选 法 与 部 分 译 码 法 相 结 合 的 一 种 方 法 。 该法 将 用 于 片 选 控 制 的 高 位 地 址 分 为 两 组 ， 其 中 一 组的 地 址 采 用 部 分 译 码 法 ， 经 译 码 后 的 每 一 个 输 出 作为 一 块 芯 片 的 片 选 信 号 ； 另 一 组 地 址 则 采 用 线 选 法 ，每 一 位 地 址 线 作 为 一 块 芯 片 的 片 选 信 号 。 2KB(8)CS 2KB(1)CS 2KB(9)CS 3-8译 码 器A0A10A11A13 Y0Y1Y7 2KB(10)CSA 15

40、 . 1 1A14缺 点 ： 与 线 选 法 相 同 ， 存 在 地 址 重 叠 和 地 址 不 连 续 的 问 题 。 2、 地 址 译 码 电 路 的 设 计 存 储 器 地 址 译 码 电 路 的 设 计 一 般 遵 循 如 下 步 骤 ： 根 据 系 统 中 实 际 存 储 器 容 量 ， 确 定 存 储 器 在 整个 寻 址 空 间 中 的 位 置 ； 根 据 所 选 用 存 储 芯 片 的 容 量 ， 画 出 地 址 分 配 图 或列 出 地 址 分 配 表 ； 根 据 地 址 分 配 图 或 分 配 表 确 定 译 码 方 法 并 画 出 相应 的 地 址 位 图 ； 选 用 合

41、 适 器 件 ， 画 出 译 码 电 路 图 。 例 1： 某 微 机 系 统 地 址 总 线 为 16位 ， 实 际 存 储 器 容 量 为16KB， ROM区 和 RAM区 各 占 8KB。 其 中 ,ROM采 用 2KB的 EPROM,RAM采 用 1KB的 RAM,试 设 计 译 码 电 路 .设 计 的 一 般 步 骤 : 该 系 统 的 寻 址 空 间 最 大 为 64KB， 假 定 实 际 存 储 器占 用 最 低 16KB的 存 储 空 间 ， 即 地 址 为0000H3FFFH。 其 中 0000H1FFFH为 EPROM区 ，2000H3FFFH为 RAM区 。 2KB2K

42、B2KB2KB1KB1KB1KB1KB1KB1KB1KB1KB0000H2000H3FFFH4000H ROM区RAM区 地 址 分 配 图 根 据 所 采 用 的 存 储 芯片 容 量 ， 可 画 出 地 址 分 配图 ； 确 定 地 址 分 配 表 确 定 译 码 方 法 并 画 出 相 应 的 地 址 位 图 。EPROM（ 需 要 4片 ） : 容 量 2K， 需 要 11根 地 址 线 ；RAM （ 需 要 8片 ） : 容 量 1K， 只 需 10根 地 址 线 。对 于 这 类 译 码 问 题 的 解 决 方 法 ： 用 各 自 的 译 码 电 路 分 别 产 生 各 自 的 片

43、 选 信 号 ； 分 两 次 译 码 ， 即 先 按 容 量 大 的 进 行 一 次 译 码 ， 将 一 部分 输 出 作 为 大 容 量 芯 片 的 片 选 信 号 ， 另 外 一 部 分 输 出则 与 其 他 相 关 地 址 一 起 进 行 二 次 译 码 ， 产 生 小 容 量 芯片 的 片 选 信 号 。 Y0 (1)A11 74LS138ABCG2AG2BG1A12A13A14A15+5V 译码器 11 11 1111Y4Y1Y2Y3Y5Y6Y71A10 (2) (3) (4) (5) (6) (7) (8) (9) (10) (11) (12) 4片EPROM8片RAM图 5.10

44、 片 选 控 制 译 码 电 路 图 根 据 地 址 位 图 ， 可 考 虑 用 3-8译 码 器 完 成 一 次 译 码 ，用 适 当 逻 辑 门 完 成 二 次 译 码 三 、 存 储 器 与 控 制 总 线 、 数 据 总 线 的 连 接1.存 储 器 与 控 制 总 线 的 连 接A. ROM： CS-片 选 和 存 储 器 读B. RAM： （ 1） CS作 片 选 ， WR控 制 读 写 ； （ 2） 用 OE和 WE分 别 控 制 读 、 写 ， CE控 制 芯 片 选 通2.存 储 器 与 数 据 总 线 的 连 接D0D 7, D0D15 5.5 高 速 缓 冲 存 储 器

45、一 、 问 题 的 提 出 微 机 系 统 中 的 内 部 存 储 器 通 常 采 用 动 态 RAM构 成 ，具 有 价 格 低 ， 容 量 大 的 特 点 ， 但 由 于 动 态 RAM采 用MOS管 电 容 的 充 放 电 原 理 来 表 示 与 存 储 信 息 ， 其 存 取速 度 相 对 于 CPU的 信 息 处 理 速 度 来 说 较 低 。 这 就 导 致了 两 者 速 度 的 不 匹 配 ， 也 就 是 说 ， 慢 速 的 存 储 器 限 制了 高 速 CPU的 性 能 ， 影 响 了 微 机 系 统 的 运 行 速 度 ， 并限 制 了 计 算 机 性 能 的 进 一 步 发

46、 挥 和 提 高 。 高 速 缓 冲 存储 器 就 是 在 这 种 情 况 下 产 生 的 。 二 、 Cache-主 存 存 储 结 构 及 其 实 现 为 了 解 决 存 储 器 系 统 的 容 量 、 存 取 速 度 及 单 位 成 本 之间 的 矛 盾 ， 可 以 采 用 Cache-主 存 存 储 结 构 ， 即 在 主 存 和CPU之 间 设 置 高 速 缓 冲 存 储 器 Cache， 把 正 在 执 行 的 指 令代 码 单 元 附 近 的 一 部 分 指 令 代 码 或 数 据 从 主 存 装 入 Cache中 ， 供 CPU在 一 段 时 间 内 使 用 。 优 点 ： 1

47、.Cache的 读 写 速 度 几 乎 能 够 与CPU进 行 匹 配 ， 所 以 微 机 系 统的 存 取 速 度 可 以 大 大 提 高 ；2.Cache的 容 量 相 对 主 存 来 说 并不 是 太 大 ， 所 以 整 个 存 储 器 系统 的 成 本 并 没 有 上 升 很 多 。 CPU 地 址索 引机 构 置 换 控 制 器高 速 缓 冲存 储 器 主存段 （ 页 ）地 址 高 位 地 址低 位 地 址地 址 总 线数 据 总 线图 5.21 Cache结 构 框 图 高 速 缓 冲 存 储 器 用 于 存 入要 访 问 的 内 容 ， 即 当 前 访问 最 多 程 序 代 码

48、和 数 据 ；地 址 索 引 机 构 中 存 放 着 与高 速 缓 冲 存 储 器 内 容 相 关的 高 位 地 址 ， 当 访 问 高 速缓 冲 存 储 器 命 中 时 ， 用 来和 地 址 总 线 上 的 低 位 地 址一 起 形 成 访 问 缓 冲 存 储 器地 址 ；而 置 换 控 制 器 则 按 照 一定 的 置 换 算 法 控 制 高 速 缓冲 存 储 器 中 内 容 的 更 新 。 四 、 Cache-主 存 存 储 结 构 的 命 中 率 命 中 率 指 CPU所 要 访 问 的 信 息 在 Cache中 的 比 率 ， 相 应 地 将 所 要访 问 的 信 息 不 在 Cac

49、he中 的 比 率 称 为 失 效 率 。Cache的 命 中 率 除 了 与 Cache的 容 量 有 关 外 ， 还 与 地 址 映 象 的 方 式、 替 换 策 略 、 页 的 大 小 等 因 素 有 关 。 目 前 ， Cache存 储 器 容 量 主 要 有 256KB和 512KB等 。 这 些 大 容 量的 Cache存 储 器 ， 使 CPU访 问 Cache的 命 中 率 高 达 90 至 99 ， 大大 提 高 了 CPU访 问 数 据 的 速 度 ， 提 高 了 系 统 的 性 能 。 五 、 两 级 Cache-主 存 存 储 结 构 CPU内 部 的 Cache与 主

50、 机 板 上 的 Cache就 形 成 两 级 Cache结 构 。CPU工 作 时 ， 首 先 在 第 一 级 Cache(微 处 理 器 内 的 Cache)中 查 找 数 据， 如 果 找 不 到 ， 则 在 第 二 级 Cache(主 机 板 上 的 Cache)中 查 找 ， 若 数据 在 第 二 级 Cache中 ， Cache控 制 器 在 传 输 据 的 同 时 ， 修 改 第 一 级Cache； 如 果 数 据 既 不 在 第 一 级 Cache也 不 在 第 二 级 Cache中 ，Cache控 制 器 则 从 主 存 中 获 取 数 据 ， 同 时 将 数 据 提 供 给

51、 CPU并 修 改两 级 Cache。 两 级 Cache结 构 ， 提 高 了 命 中 率 ， 加 快 了 处 理 速 度 ， 使CPU对 Cache的 操 作 命 中 率 高 达 98 以 上 。 六 、 Cache的 基 本 操 作1 读 操 作 当 CPU发 出 读 操 作 命 令 时 ， 要 根 据 它 产 生 的 主 存 地 址 分 两 种情 形 ： 一 种 是 需 要 的 数 据 已 在 Cache存 储 器 中 ， 那 么 只 需 直 接 访 问Cache存 储 器 ， 从 对 应 单 元 中 读 取 信 息 到 数 据 总 线 ； 另 一 种 是 所 需 要 的 数 据 尚

52、未 装 入 Cache存 储 器 ， CPU在 从 主存 读 取 信 息 的 同 时 ， 由 Cache替 换 部 件 把 该 地 址 所 在 的 那 块存 储 内 容 从 主 存 拷 贝 到 Cache中 。 2 写 操 作 当 CPU发 出 写 操 作 命 令 时 ， 也 要 根 据 它 产 生 的 主 存 地 址分 两 种 情 形 ： 其 一 ， 命 中 时 ， 不 但 要 把 新 的 内 容 写 入 Cache存 储 器 中 ， 必须 同 时 写 入 主 存 ， 使 主 存 和 Cache内 容 同 时 修 改 ， 保 证 主 存和 副 本 内 容 一 致 ， 这 种 方 法 称 写

53、直 达 法 或 称 通 过 式 写(Write-through， 简 称 通 写 法 ); 另 一 种 方 法 是 ， 先 不 更 新 主存 ， 而 是 在 Cache中 做 以 标 记 ， 当 该 页 被 淘 汰 时 ， 再 把 该 页写 回 主 存 。 其 二 ， 未 命 中 时 ， 许 多 微 机 系 统 只 向 主 存 写 入 信 息 ， 而 不 必同 时 把 这 个 地 址 单 元 所 在 的 主 存 中 的 整 块 内 容 调 入 Cache存储 器 。 七 、 地 址 映 象 方 式 主 存 与 Cache之 间 的 信 息 交 换 ， 是 以 数 据 块 的 形 式 来 进行

54、的 ， 为 了 把 信 息 从 主 存 调 入 Cache， 必 须 应 用 某 种 函 数把 主 存 块 映 象 到 Cache块 ， 称 作 地 址 映 象 。 地 址 映 射 只 需 对 页 地 址 进 行 映 射 。 根 据 不 同 的 地 址 对 应方 法 ， 地 址 映 象 的 方 式 通 常 有 直 接 映 象 、 全 相 联 映 象 和 组 相联 映 象 三 种 。 1 直 接 映 象 每 个 主 存 块 映 象 到 Cache中 的 一 个 指 定 块 的 方 式 称 为 直 接 映 象 地 址 映 象 的 方 法 ： 将 主 存 的 空 间 按 Cache的 大 小 进 行

55、 分 区 ， 每 区 内 相 同的 块 号 映 象 到 Cache中 相 同 的 块 的 位 置 。 直 接 映 像 示 意 图 优 点 ： 实 现 简 单缺 点 ： 不 够 灵 活 ， 尤 其 是 当程 序 往 返 访 问 两 个 相 互 冲 突的 块 中 的 数 据 时 ， Cache的命 中 率 将 急 剧 下 降 。 2 全 相 联 映 象 允 许 主 存 中 的 每 一 个 字 块 映 象 到 Cache存 储 器 的 任何 一 个 字 块 位 置 上 ， 也 允 许 从 确 实 已 被 占 满 的 Cache存储 器 中 替 换 出 任 何 一 个 旧 字 块 。 当 访 问 一

56、个 块 中 的 数 据时 ， 块 地 址 要 与 Cache块 表 中 的 所 有 地 址 标 记 进 行 比 较以 确 定 是 否 命 中 。 优 点 ： 块 冲 突 的 概 率 低 ，Cache的 利 用 率 高缺 点 ： 全 相 联 Cache中 块表 查 找 的 速 度 慢 ， 由 于Cache的 速 度 要 求 高 ， 因此 全 部 比 较 和 替 换 策 略 都要 用 硬 件 实 现 ， 控 制 复 杂 ，实 现 起 来 也 比 较 困 难 。 3 组 相 联 映 象 组 相 联 映 象 方 式 是 全 相 联 映 象 和 直 接 映 象 的 一 种 折 衷 方 案 。这 种 方

57、法 将 存 储 空 间 分 成 若 干 组 ， 各 组 是 全 相 联 映 象 ， 而 组 内各 块 则 是 直 接 映 象 。 八 、 替 换 策 略 由 于 Cache的 存 储 空 间 较 小 ， 主 存 的 存 储 空 间 较 大 ， 因此 ， Cache中 的 一 个 存 储 块 要 与 主 存 中 的 若 干 个 存 储 块 相 对应 ， 若 在 调 入 主 存 中 一 个 存 储 块 时 ， Cache中 相 应 的 位 置 已被 其 它 存 储 块 占 有 ， 则 必 须 去 掉 个 旧 的 字 块 ， 让 位 于 一个 新 的 字 块 。 这 称 为 替 换 策 略 或 替

58、换 算 法 。 常 用 的 替 换 策 略 是 ： 随 机 替 换 法 先 进 先 出 (FIFO) 策 略 ： 易 实 现 近 期 最 少 使 用 (LRU) 策 略 ： 这 种 替 换 策 略 需 随 时 记 录 Cache存 储器 中 各 个 字 块 的 使 用 情 况 ， 以 便 确 定 哪 个 字 块 是 近 期 最 少 使 用 的 字 块 。 1.要 求 ： 系 统 对 存 储 器 的 要 求 是 容 量 大 、 速 度 快 、 成 本 低 ，但 这 三 者 在 同 一 个 存 储 器 中 不 可 兼 得 。2.解 决 ： 采 用 分 级 存 储 器 结 构 ， 通 常 将 存 储 器 分 为 高 速 缓冲 存 储 器 、 主 存 储 器 和 外 存 存 储 器 三 级 。5.6 PC微 机 的 存 储 器 中央处理器 主存 外存快 存CPU M1 M2 M3三 级 存 储 器 的 结 构 示 意 图 外 存 存 储 卡光 盘磁 盘 The end!