数字逻辑电路第7章半导体存储器资料

第七章 半导体存储器7.1 半导体存储器概述能存储大量二值信息的器件一、一般结构形式输输入入/出出电电路路I/OI/O输入输入/出出控制控制！单元数庞大！输入/输出引脚数目有限二、分类1、从存/取功能分：只读存储器(Read-Only-Memory）随机读/写（Random-Access-Memory）2、从工艺分：双极型MOS型7.2 只读存储器（ROM）ROM的基本电路结构 7.2.1 7.2.1 掩模掩模ROMROM 举例举例地地 址址数数 据据A A1 1A A0 0D D3 3D D2 2D D1 1D D0 00 00 00 01 11 11 10 01 11 10 01 10 01 10 00 01 10 00 01 11 11 10 01 10 0A0An-1W0W(2n-1)D0Dm两个概念：存储矩阵的每个交叉点是一个“存储单元”，存储单元中有器件存入“1”，无器件存入“0”存储器的容量：“字数 x 位数”掩模ROM的特点：出厂时已经固定，不能更改，适合大量生产简单，便宜，非易失性7.2.2 可编程ROM可编程ROM（programmable ROM,PROM）总体结构与掩模ROM一样，但存储单元不同7.2.3 可擦除的可编程ROMEPROM E2PROM总体结构与掩模ROM一样，但存储单元不同1.EPROM（erasable programmable ROM）叠栅注入MOS管（stacked-gate injection metal-oxide-semiconductor，SIMOS管）用SIMOS管构成的存储单元2.E2PROM（electrically erasable programmable ROM）总体结构与掩模ROM一样，但存储单元不同7.2.4 利用ROM实现组合逻辑函数从ROM的数据表可见：若把ROM的输入地址A1A0看作输入逻辑变量，将输出数据D3D2D1D0看作一组输出逻辑变量，那么输入输出之间实现的就是一组多输出的组合逻辑函数：地地 址址数数 据据A A1 1A A0 0D D3 3D D2 2D D1 1D D0 00 00 00 01 11 11 10 01 11 10 01 10 01 10 00 01 10 00 01 11 11 10 01 10 0地址译码器是一个与阵列，它的输出包含了输入地址变量的全部最小项，每一条字线对应一个最小项；存储矩阵是一个或阵列，每一位输出数据都是将地址译码器输出的一些最小项相加。结论：用具有n位输入地址和m位数据输出的ROM可以获得一组（最多m个）任何形式的n变量组合逻辑函数。7.3 随机存取存储器（RAM）也称随机读/写存储器根据工作原理的不同，分为：1.静态随机存储器（static RAM，SRAM）存储单元是以双稳态锁存器或触发器为基础构成的 电源不变信息不会丢失 不需刷新 集成度较低2.动态随机存储器（dynamic RAM，DRAM）存储原理以MOS管栅极电容为基础 电路简单 集成度高 需定时刷新7.3.1 RAM的基本结构与工作原理 以SRAM为例7.3.2 存储单元6只N沟道增强型MOS管组成的静态存储单元7.4 存储器的扩展7.4.1 位扩展指存储器字数不变，只增加存储器的位数接法：将各片存储器的地址线、读/写信号线、片选信号线对应地并接在一起。例：用例：用256 x 1256 x 1的的RAM 256 x 4RAM 256 x 4位的存储系统位的存储系统7.4.2 字扩展方式指扩展成的存储器字数增加而数据位数不变1024 x 8RAM例：用例：用4 4片片256 x 8256 x 8位位RAMRAM1024 x 81024 x 8位位 存储器存储器RAMRAM标号标号地址分配地址分配A A9 9A A8 8(A(A7 7AA0 0)（1 1）00(00000000)00(11111111)00(00000000)00(11111111)02550255（2 2）01(00000000)01(11111111)01(00000000)01(11111111)256511256511（3 3）10(00000000)10(11111111)10(00000000)10(11111111)512767512767（4 4）11(00000000)11(11111111)11(00000000)11(11111111)76810237681023