数字电路期末复习题

《数字电路期末复习题》由会员分享，可在线阅读，更多相关《数字电路期末复习题（52页珍藏版）》请在装配图网上搜索。

1、 数 字 电 路 期 末 复 习 题 0(总 4 7 页)-本页仅作为文档封面，使用时请直接删除即可-内页可以根据需求调整合适字体及大小-第一套 一、选择题（本大题共 10 道小题，每小题 2 分，共 20 分。）1.用编码器对 16 个信号进行编码，其输出二进制代码的位数是()位 位 位 位 2.逻辑函数 F=(A+B)(B+C)的对偶式 F=()A.BA+BC +BC C.BA+C +BC 3.一个 8 选一数据选择器的地址输入端有_个。()4.同步时序电路和异步时序电路比较，其差异在于后者()A.没有触发器 B.没有统一的时钟脉冲控制 C.没有稳定状态 D.输出只与内部状态有关 5.如下

2、图所示电路中，只有 _ 不能实现Qn+1=nQ。()6.下列各函数等式中无冒险现象的函数式有（）=F=CB+AC+AB+BC+AB+CA =CA+BC+AB=AC+BC+AB+AB D.CB+AC+AB 触发器在CP作用下，若状态必须发生翻转，则应使（）=K=0 =K=1 =O，K=1 =1，K=0 8.下列电路中，不属于组合逻辑电路的是()A.编码器 B.全加器 C.寄存器 D.译码器 9.可以用来实现并/串转换和串/并转换的器件是()A.计数器 B.全加器 C.移位寄存器 D.存储器 10.自动产生矩形波脉冲信号为()A.施密特触发器 B.单稳态触发器 触发器 D.多谐振荡器 二、填空题（

3、本大题共 10道小题，每小题2 分，共20分。）2 1.八进制数 )8 的等值二进制数为 ；十进制数 98 的 8421BCD 码为 。2.二极管内含 PN 结，PN 结在导电性能上的最大特点是_。3.函数)(DCAABAY，其反函数为 ，对偶式为 。4.常见的脉冲产生电路有 ，常见的脉冲整形电路有 。5.A/D 转换器的主要参数有 ，。6.四位环型计数器和扭环形计数器，初始状态是1000，经过5 个时钟脉冲后，状态分别为 和 。7.对于JK触发器的两个输入端，当输入信号相反时构成 触发器，当输入信号相同时构成 触发器。8.时序逻辑电路的输出不仅和_ _有关，而且还与 _ _有关。9.TTL

4、或非门多余输入端应 三态门的输出除了有高、低电平外，还有一种输出状态叫 态 10.D 触发器的特征方程为 ，JK触发器的特征方程为 。三、作图题（本大题共2 道小题，每小题 6 分，共12分。）1、如下图所示，根据 CP波形画出Q 波形。（设各触发器的初态均为1）得 分 阅卷人 3 2、试说明如下图所示的用 555 定时器构成的电路功能，求出 U T+、U T-和U T，并画出其输出波形。四、分析题 1.利用公式法将函数Y化简成最简与或式：(本小题5分)2.利用图形法将函数 F 化简成最简与或式：F 2（A,B,C,D）=m(0,1,2,4,5,9)+d(7,8,10,11,12,13)(本小

5、题5分)4 3.试分析图示电路，写出其驱动方程、输出方程、状态方程，画出状态转换图、说明其逻辑功能。(本小题 10 分)五、设计题 1.设计一个 A、B、C 三人表决电路，以表决某一提案是否通过，如多数赞成，则提案通过，同时 A 有否决权。用 4 选 1 数据选择器 74LS153 来实现，连线时可附加适当门电路。&11K 11J 1J 1K 1 CP FF0 Q QQ Y Q Q Q FF1 FF2 5 2.用同步四位二进制计数器 74163 构成八进制计数器,画出连线图。74163 引脚图和功能表如下图。3.用 JK 触发器设计一个按自然态序进行计数的六进制同步加法计数器。6 第二套 一、

6、选择题 1.在四变量卡诺图中，逻辑上不相邻的一组最小项为：（）Am1 与 m3 Bm4 与 m6 Cm5 与 m13 Dm2 与 m8 2L=AB+C 的对偶式为：（）A.A+BC B.(A+B)C C.A+B+C D.ABC 3属于组合逻辑电路的部件是（）。A编码器 B寄存器 C触发器 D计数器 4T 触发器中，当 T=1 时，触发器实现（）功能。A置 1 B置 0 C计数 D保持 5指出下列电路中能够把串行数据变成并行数据的电路应该是（）。AJK 触发器 B3/8 线译码器 C移位寄存器 D十进制计数器 6某电路的输入波形 u I 和输出波形 u O 下图所示，则该电路为（）。A施密特触发

7、器 B反相器 C单稳态触发器 DJK 触发器 7.三极管作为开关时工作区域是()A饱和区+放大区 B击穿区+截止区 C放大区+击穿区 D饱和区+截止区 8已知逻辑函数 与其相等的函数为（）。A.B.C.D.9.一个数据选择器的地址输入端有 3 个时，最多可以有（）个数据信号输出。A4 B6 C 8 D 16 10.用触发器设计一个24进制的计数器，至少需要()个触发器。7 A3 B4 C6 D5 二、填空题 1.八进制数 )8的等值二进制数为 ；十进制数 98 的 8421BCD 码为 。2.组合逻辑电路的冒险现象是由 引起，表现为 脉冲。3函数)(DCAABAY，其反函数为 ，对偶式为 。4

8、.有一个稳定状态和一个暂稳状态。有两个稳定状态、有两个不同的触发电平，具有回差特性。5.A/D转换器的主要参数有 ，。6.欲构成能计最大十进制数为999 的计数器，至少需要 片十进制加法计数器，或 片 4 位二进制加法计数器芯片。7.一个 JK 触发器有 个稳态，它可存储 位二进制数。8.时序逻辑电路的输出不仅和_ _有关，而且还与_ _有关。9.在使用与非门时多余的输入端应接 电平，在使用或非门时多余的输入端应接 电平。10.n 进制计数器中的 n 表示计数器的 ，最大计数值是 。三、作图题 1、555 定时器应用电路如下图所示，若输入信号uI如图(b)所示，请画出uO的波形，说明这是什么电

9、路。2、主从型 JK 触发器各输入端的波形如下图所示，试画出 Q 端对应的电压波形。Sd J t t cp 8 四、分析题 1.利用公式法将函数Y化简成最简与或式：CDDACABCCAF 2.利用图形法将函数F 化简成最简与或式：mdDCBAY)12,2()14,10,8,7,0(),(3.分析图5 所示电路，写出Z1、Z2 的逻辑表达式，列出真值表，说明电路的逻辑功能。Q cp 1 S J C1 K R J Q Sd K 9 4.已知下图所示的时序逻辑电路，假设触发器的初始状态均为“0”，试分析：(1)写出驱动方程、状态方程、输出方程。(2)画出状态转换图，指出是几进制计数器。(3)说明该计

10、数器能否自启动。五、设计题 1.试用两个 3 线8 线译码器和适当的门电路设计一个三人多数表决器。10 2.用 JK 触发器设计一个按自然态序进行计数的六进制同步加法计数器。第三套 一、选择题 1下列电路中不属于时序电路的是（）。A同步计数器 B异步计数器 C组合逻辑电路 D数据寄存器 23 线8 线译码器有（）。A3 条输入线，8 条输出线 B8 条输入线，3 条输出线 C2 条输入线，8 条输出线 D3 条输入线，4 条输出线 3一个五位的二进制加法计数器，初始状态为 00000，问经过 201 个输入脉冲后，此计数器的状态为（）。A00111 B00101 C01000 D01001 4

11、若将一 TTL 异或门输入端 A、B 当作反相器使用，则 A、B 端的连接方式为（）。AA 或 B 中有一个接 1 BA 或 B 中有一个接 0 CA 和 B 并联使用 D不能实现 5.下列各种电路结构的触发器中哪种能构成移位寄存器（）。A基本 RS 触发器 B同步 RS 触 C主从结构触发器 DSR 锁存器 6逻辑函数 F(A,B,C)=AB+B C+AC的最小项标准式为（）。AF(A,B,C)=m(0,2,4)BF(A,B,C)=m(1,5,6,7)CF(A,B,C)=m(0,2,3,4)DF(A,B,C)=m(3,4,6,7)7设计一个把十进制转换成二进制的编码器，则输入端数 M 和输出

12、端数 N 分别为（）11 AM=N=10 BM=10，N=2 CM=10，N=4 DM=10，N=3 8数字电路中的工作信号为()。A直流信号 B脉冲信号 C随时间连续变化的电流信号 D.随时间连续变化的电压信号 9L=AB+C 的对偶式为：（）AA+BC B.(A+B)C C.A+B+C DABC 10.自动产生矩形波脉冲信号为()A.施密特触发器 B.单稳态触发器 触发器 D.多谐振荡器 二、填空题 1.(1)2=（）16（）8421BCD 2.在数字电路中三极管工作在 和 状态，所以数字电路只有两个状态。3函数)(DCAABAY，其反函数为 ，对偶式为 。4.施密特触发器有 个稳定状态.

13、，多谐振荡器有 个稳定状态。5.A/D转换器的主要参数有 ，。6.四位环型计数器和扭环形计数器，初始状态都是1000，经过 5 个时钟脉冲后，状态分别为 和 。7.一个 JK 触发器有 个稳态，它可存储 位二进制数。8.时序逻辑电路的输出不仅和 _ _ _ 有关，而且还与_ _ 有关。9.TTL或非门多余输入端应 三态门的输出除了有高、低电平外，还有一种输出状态叫 态 10.基本的 RS 触发器的特征方程为 ，约束条件为 。三、作图题 触发器各输入端的波形如图所示，试画出Q 端对应的电压波形。12 2.用集成芯片 555 构成的施密特触发器电路及输入波形 Vi 如图（a、b）所示，试画出对应的

14、输出波形 Vo 四、分析题 1.利用公式法将函数Y化简成最简与或式：BACBACABC)B,F(A,2.利用图形法将函数 F 化简成最简与或式：Y（A,B,C,D）=m(0,1,4,9,2)+d(2,3,6,10,11,14)13 3.试分析图示电路，写出其驱动方程、输出方程、状态方程，画出状态转换图、说明其逻辑功能。五、设计题 1.设计一个三变量判偶电路，当输入变量 A，B，C 中有偶数个 1 时，其输出为 1；否则输出为 0。并用 3/8 线译码器(74LS138)和适当门电路实现。14 2.用两个十六进制 74161 计数器设计一个完整的 19 进制计数器。CP DR _LD EP ET

15、 工作状态 0 异步置零 1 0 置数 1 1 0 1 保持 1 1 0 保持（C=0）1 1 1 1 计数 3.用 JK 触发器设计一个按自然态序进行计数的七进制同步加法计数器。15 第四套 一、选择题 1.十进制数 25 用 8421BCD 码表示为（）101 0101 2.当 TTL 与非门的输入端悬空时相当于输入为()A.逻辑 0 B.逻辑 1 C.不确定 逻辑函数 F=AB+BC的对偶式 F=()A.BA+BC B.(A+B)(B+C)C.BA+C +BC 4.测得某逻辑门输入 A、B 和输出 F 的波形，如图所示，则 F（A，B）的表达式为()16=AB =BA =AB =A B

16、5.一个 16 选一数据选择器的地址输入端有 _ 个。()6.卡诺图上变量的取值顺序是采用 的形式，以便能够用几何上的相邻关系表示逻辑上的相邻。（）A.二进制码；B.循环码；C.ASCII码；D.十进制码 7.将 D 触发器改造成T 触发器，图1 所示电路中的虚线框内应是。（）A.或非门 B.与非门 C.异或门 D.同或门 8.下列电路中，不属于时序逻辑电路的是()A.计数器 B.锁存器 C.寄存器 D.半加器 9.可以用来实现并/串转换和串/并转换的器件是()A.计数器 B.全加器 C.移位寄存器 D.存储器 10.自动产生矩形波脉冲信号为()A.施密特触发器 B.单稳态触发器 触发器 D.

17、多谐振荡器 二、填空题 1十进制码10表示的二进制数为 ，十六进制为 。2半导体数码显示器的内部接法有两种形式：共 接法和共 接法。3二值逻辑中，变量的取值不表示 _ _，而是指_ _。4A/D转换器的主要参数有 ，。5二极管内含PN 结，PN 结在导电性能上的最大特点是 _。6基本R-S触发器的特征方程为 _ ；约束条件是 。7函数)(DCAABAY，其反函数为 ，对偶式为 。8欲构成能记最大十进制数为999 的计数器，至少需要 片十进制加法计数器，或 片 4 位二进制加法计数器芯片。图17 9某中规模寄存器内有 3 个触发器，用它构成的扭环型计数器模长为 ；构成最长模计数器模长为 。10施

18、密特触发器有 个稳定状态，多谐振荡器有 个稳定状态。三、作图题 1、边沿 D 触发器各输入端的波形如图，试画出 Q、Q 端对应的电压波形。2、试说明如下图所示的用 555 定时器构成的电路功能，求出 U T+、U T-和U T，并画出其输出波形。四、分析题 1.利用公式法将函数 Y 化简成最简与或式：BACBACABC)B,F(A,18 2.利用图形法将函数 F 化简成最简与或式：Y（A,B,C,D）=m(0,1,4,9,12,13)+d(2,3,6,10,11,14)3.试分析图示电路，写出其驱动方程、输出方程、状态方程，画出状态转换图、说明其逻辑功能。五、设计题 1.设计一个三变量判偶电路

19、，当输入变量 A，B，C 中有偶数个 1 时，其输出为 1；否则输出为 0。并用 3/8 线译码器(74LS138)和适当门电路实现。19 2.用两个十六进制 74161 计数器设计一个完整的 19 进制计数器。20 3.用 JK 触发器设计一个按自然态序进行计数的七进制同步加法计数器。第五套 一、选择题 1.(71)8 相应的余 3 码应为()C.D.2.逻辑函数 F=(A+B)(B+C)的对偶式 F=()A.BA+BC +BC C.BA+C +BC 3.测得某逻辑门输入 A、B 和输出 F 的波形，如图所示，则 F（A，B）的表达式为()21 =AB =BA =AB =A B 4.一个 8

20、 选一数据选择器的地址输入端有 _ 个。()5.卡诺图上变量的取值顺序是采用 的形式，以便能够用几何上的相邻关系表示逻辑上的相邻。（）A.二进制码；B.循环码；C.ASCII码；D.十进制码 6.如下图所示电路中，只有 _ 不能实现Qn+1=nQ。()触发器在CP 作用下，若状态必须发生翻转，则应使（）=K=0 =K=1 =O，K=1 =1，K=0 8.下列电路中，不属于组合逻辑电路的是()A.编码器 B.全加器 C.寄存器 D.译码器 9.可以用来实现并/串转换和串/并转换的器件是()A.计数器 B.全加器 C.移位寄存器 D.存储器 10.自动产生矩形波脉冲信号为()A.施密特触发器 B.

21、单稳态触发器 触发器 D.多谐振荡器 二、填空题 1十进制码10表示的二进制数为 ，十六进制为 。2半导体数码显示器的内部接法有两种形式：共 接法和共 接法。3二值逻辑中，变量的取值不表示 _ _，而是指_ _。4A/D转换器的主要参数有 ，。5二极管内含PN 结，PN 结在导电性能上的最大特点是 _。22 6D 触发器的特征方程为 ，JK 触发器的特征方程为 。7函数)(DCAABAY，其反函数为 ，对偶式为 。8欲构成能记最大十进制数为999 的计数器，至少需要 片十进制加法计数器，或 片 4 位二进制加法计数器芯片。9描述时序电路的逻辑表达式为 _、_ _和驱动方程。10施密特触发器有

22、个稳定状态，多谐振荡器有 个稳定状态。三、作图题 1、边沿 D 触发器各输入端的波形如图，试画出Q、Q 端对应的电压波形。2、试说明如下图所示的用555 定时器构成的电路功能，求出U T+、U T-和U T，并画出其输出波形。四、分析题 1.利用公式法将函数Y 化简成最简与或式：BACBACABC)B,F(A,23 2.利用图形法将函数 F 化简成最简与或式：Y（A,B,C,D）=m(0,1,4,9,2)+d(2,3,6,10,11,14)3.分析如图所示电路，写出 Z1、Z2 的逻辑表达式，列出真值表，说明电路的逻辑功能。4.试分析图示电路，写出其驱动方程、输出方程、状态方程，画出状态转换图

23、、说明其逻辑功能。24 Ti t l eNu mb e rS i z eBDa t e:2 3-Ma y-2 0 0 2S h e eF i l e:D:贾 立 新个 人 资 料考 试 试 卷Dr a wQ 0Q 1&C11 K1 JC11 K1 JC11 K1 JCPQ 2Y 五、设计题 1.试用八选一数据选择器实现逻辑函数 CABCBAACY 2、用D 触发器和门电路设计一个异步八进制加法计数器，要有具体解题过程。第六套 25 一、选择题 1.用编码器对 16 个信号进行编码，其输出二进制代码的位数是()位 位 位 位 2.逻辑函数 F=(A+B)(B+C)的对偶式 F=()A.BA+BC

24、 +BC C.BA+C +BC 3.一个 8 选一数据选择器的地址输入端有_个。()4.同步时序电路和异步时序电路比较，其差异在于后者()A.没有触发器 B.没有统一的时钟脉冲控制 C.没有稳定状态 D.输出只与内部状态有关 5.如下图所示电路中，只有_不能实现 Qn+1=nQ。()6.下列各函数等式中无冒险现象的函数式有（）=F=CB+AC+AB+BC+AB+CA=CA+BC+AB=AC+BC+AB+AB D.CB+AC+AB 触发器在 CP 作用下，若状态必须发生翻转，则应使（）=K=0 =K=1 =O，K=1=1，K=0 8.下列电路中，不属于组合逻辑电路的是()A.编码器 B.全加器

25、C.寄存器 D.译码器 9.可以用来实现并/串转换和串/并转换的器件是()A.计数器 B.全加器 C.移位寄存器 D.存储器 10.自动产生矩形波脉冲信号为()A.施密特触发器 B.单稳态触发器 触发器 D.多谐振荡器 二、填空题 1十进制码10表示的二进制数为 ，十六进制为 。2用组合电路构成多位二进制数加法器有_和_ _二种类型。3二值逻辑中，变量的取值不表示_ _，而是指_ _。26 4A/D 转换器的主要参数有 ，。5二极管内含 PN 结，PN 结在导电性能上的最大特点是_。6D 触发器的特征方程为 ，JK 触发器的特征方程为 。7函数)(DCAABAY，其反函数为 ，对偶式为 。8欲

26、构成能记最大十进制数为999 的计数器，至少需要 片十进制加法计数器，或 片 4 位二进制加法计数器芯片。9描述时序电路的逻辑表达式为 _、_ _和驱动方程。10施密特触发器有 个稳定状态，多谐振荡器有 个稳定状态。三、作图题 1、边沿 D 触发器各输入端的波形如图，试画出Q、Q 端对应的电压波形。2、试说明如下图所示的用555 定时器构成的电路功能，求出U T+、U T-和U T，并画出其输出波形。27 四、分析题 1.利用公式法将函数 Y 化简成最简与或式：BACBACABC)B,F(A,。2.利用图形法把下逻辑函数化简成最简与或式，Y（A,B,C,D）=m(0,2,4,5,7，13)+d

27、(8,9,10,11,14，15)。3.判断函数CABCBADAZ是否会出现竞争冒险现象,若出现如何消除。4.试分析图示电路，写出其驱动方程、输出方程、状态方程，画出状态转换图、说明其逻辑功能。28 五、设计题 1.设计组合电路，试用 3 线8 线译码器和适当的门电路设计一个三人多数表决器。29 2、试用 74LS161 设计一个 9 进制计数器。（1）同步预置法，已知 S00001。（2）异步清零法。2.用 D 触发器和门电路设计一个异步八进制加法计数器，要有具体解题过程。30 第七套 一、选择题 1.如果编码 0100 表示十进制数 4，则此码不可能是()A.8421BCD 码 B.521

28、1BCD 码 C.2421BCD 码 D.余 3 循环码 2.逻辑函数 F=(A+B)(B+C)的对偶式 F=()A.BA+BC +BC C.BA+C +BC 3.半导体二极管截止时，外加电压 U 为()A.B.1v C.D.4.同步时序电路和异步时序电路比较，其差异在于后者()A.没有触发器 B.没有统一的时钟脉冲控制 C.没有稳定状态 D.输出只与内部状态有关 5.用与非门构成基本触发器，发生竞态现象时，RS 变化为()A.0011 B.0110 C.1100 D.1001 6.下列各函数等式中无冒险现象的函数式有（）=F=CB+AC+AB+BC+AB+CA=CA+BC+AB=AC+BC+

29、AB+AB D.CB+AC+AB 7.构成移位寄存器不能采用的触发器为()A.R-S 型 B.J-K 型 C.主从型 D.同步型 8.下列电路中，不属于组合逻辑电路的是()A.编码器 B.全加器 C.寄存器 D.译码器 9.4 位集成数值比较器至少应有端口数()个。31 A.18 B.16 C.14 D.12 10.自动产生矩形波脉冲信号为()A.施密特触发器 B.单稳态触发器 触发器 D.多谐振荡器 二、填空题 1二进制码表示的十进制数为 ，十六进制为 。2用组合电路构成多位二进制数加法器有_和_ _二种类型。3二值逻辑中，变量的取值不表示_ _，而是指_ _。4A/D 转换器的主要参数有

30、，。5使用与非门时多余的输入端应接 电平，或非门多余的输入端应接 电平。6D 触发器的特征方程为 ，JK 触发器的特征方程为 。7函数)(DCAABAY，其反函数为 ，对偶式为 。8欲构成能记最大十进制数为999 的计数器，至少需要 片十进制加法计数器，或 片 4 位二进制加法计数器芯片。9描述时序电路的逻辑表达式为 _、_ _和驱动方程。10施密特触发器有 个稳定状态，多谐振荡器有 个稳定状态。三、作图题 1、边沿 D 触发器各输入端的波形如图，试画出Q、Q 端对应的电压波形。32 2、试说明如下图所示的用 555 定时器构成的电路功能，求出 U T+、U T-和U T，并画出其输出波形。四

31、、分析题 1.利用公式法将函数 Y 化简成最简与或式：Y=AB+BD+AD+AD+DCE。2.利用图形法把下逻辑函数化简成最简与或式，Y（A,B,C,D）=m(0,1,2,3,4,7,15)+d(8,9,10,11，12,13)。3.分析图 5 所示电路，写出 Z1、Z2 的逻辑表达式，列出真值表，说明电路的逻辑功能。33 4.试分析图示电路，写出其驱动方程、输出方程、状态方程，画出状态转换图、说明其逻辑功能。五、设计题 34 1.设计组合电路，输入为一个 4 位二进制正整数 B=B3B2B1B0，当 B 能被 3 整除时，输出 Y=1,否则 Y=0，要求列出真值表，并用 8 选 1 数据选择

32、器(74LS151)实现，画出逻辑连线图(门电路可任选，B0 从数据端输入)。2.用 D 触发器和门电路设计一个异步八进制加法计数器，要有具体解题过程。第八套 一、选择题 1.(71)8相应的二进制编码应为()C.D.2.逻辑函数 F=(A+B)(B+C)的对偶式 F=()A.BA+BC +BC C.BA+C +BC 3.对于输出“0”有效的 24 线译码器来说要实现，Y=BABA的功能，应外加()A.或门 B.与门 C.或非门 D.与非门 4.一个 8 选一数据选择器的地址输入端有_个。()5.下面 4 种触发器中，抗干扰能力最强的是()A.同步 D 触发器 B.主从 JK 触发器 C.主从

33、 D 触发器 D.同步 RS 触发器 6.如下图所示电路中，只有_不能实现 Qn+1=nQ。()35 7.欲将某时钟频率为 32MHz 的 CP 变为 16MHz 的 CP 需要二进制计数器()。个 个 个 个 8.下列电路中，不属于组合逻辑电路的是()A.编码器 B.全加器 C.寄存器 D.译码器 9.可以用来实现并/串转换和串/并转换的器件是()A.计数器 B.全加器 C.移位寄存器 D.存储器 10.多谐振荡器的振荡周期为 T=tw1+tw2，其中 tw1 为正脉冲宽度，tw2 为负脉冲宽度，则占空比应为()T tw2 tw1 T 二、填空题 1.完成数制转换 10=(_ _)8421B

34、CD,8=(_)16。2.三极管作为开关时工作区域 和 。3.触发器有 个稳态，存储 8 位二进制信息要 个触发器。4.常见的脉冲产生电路有多谐振荡器，常见的脉冲整形电路有 、。5.四位环型计数器初始状态是1000，经过5 个时钟后状态为 。如果是扭环形计数器初始状态是 1000，经过5 个时钟后状态为 。6.消除竟争冒险的方法有引入选通脉冲、等。7.时序电路的次态输出不仅与 有关，而且还与_ _有关。8A/D 转换器的主要参数有 ，。9.TTL 或非门多余输入端应 三态门的输出除了有高、低电平外，还有一种输出状态叫 态 10.CDCBAY，其对偶式的最简式等于 。三、作图题 1、设触发器的初

35、态为 0，试画出同步 RS 触发器 Q 的波形。36 2、试说明如下图所示的用 555 定时器构成的电路功能，求出 U T+、U T-和U T，并画出其输出波形。37 四、分析题 1.利用公式法将函数 Y 化简成最简与或式：Y=AB+BD+AD+AD+DCE 2.利用图形法把下逻辑函数化简成最简与或式，Y（A,B,C,D）=m(0,2,4,5,7，13)+d(8,9,10,11,14，15)3.给定 74163 的状态表，分析电路，画出状态图，指出模值。74163 引脚图和功能表如下图。38 4.试分析图示电路，写出其驱动方程、输出方程、状态方程，画出状态转换图、说明其逻辑功能。五、设计题 1

36、.试用八选一数据选择器实现逻辑函数 CABCBAACY 2.用 74161及适当的门电路构成十二进制计数器，要求利用同步置数端，并且置数为2（0010），画出状态图（按Q3Q2Q1Q0排列）及逻辑连线图。39 3.用 D 触发器和门电路设计一个异步八进制加法计数器，要有具体解题过程。第九套 一、选择题 1逻辑符号如图所示，当输入A 0，输入 B 为方波时，则输出 F 应为()。A“1”B“0”C 方 波 D.矩形波 40 2若输入变量 A，B 取之不同时，输出 F=1；否则输出 F0，则其输出与输入的关系是（）。A 或非运算 B异或运算 C同或运算 D与运算 3若 999 个 1 异或的结果为

37、 F1，999 个 0 同或的结果为 F2，则 F1 异或 F2 的结果为()A0 B1 C不唯一 D没意义 4一个 16 选一的数据选择器，其地址输入端有()个。A1 B2 C4 D16 5移位寄存器由 4 个触发器组成，用它构成的环形计数器具有几种有效状态；扭环形计数器具有几种有效状态。()A16，8 B8，4 C4，4 D4，8 6用 555 定时器组成施密特触发器，当输入控制端 CO 外接 10V 电压时，回差电压为（）。A B5V C D10V 7用二进制异步计数器从 0 做加法，计到十进制数 178，则最少需要（）个触发器。A2 B6 C7 D8 8电路如图所示，实现QQ*的电路是

38、（）。974LS290 计数器的计数工作方式有（）种。A1 B2 C3 D4 10二输入与非门当输入变化为()时，输出可能有竞争冒险。A 0110 B 0010 C1011 D1101 二、填空题 1.完成数制转换(1)2=16 8421BCD，2.三极管作为开关时工作区域 和 。3.触发器有 个稳态，存储 8 位二进制信息要 个触发器。41 4.常见的脉冲产生电路有多谐振荡器，常见的脉冲整形电路有 、。5.四位环型计数器初始状态是1000，经过5 个时钟后状态为 。如果是扭环形计数器初始状态是 1000，经过5 个时钟后状态为 。6.消除竟争冒险的方法有引入选通脉冲、等。7.集成触发器的管脚

39、标记为DR，DR是 端。当电路要根据输入 JK 信号的状态来控制输出状态时，必须使DR为 电平。8A/D 转换器的基本步骤是取样、保持、和 等四个步骤。9.TTL 或非门多余输入端应 三态门的输出除了有高、低电平外，还有一种输出状态叫 态 10.CDCBAY，其对偶式的最简式等于 。三、作图题 1、如下图所示，根据 CP 波形画出 Q 波形。（设各触发器的初态均为 1）42 2、试说明如下图所示的用 555 定时器构成的电路功能，求出 U T+、U T-和U T，并画出其输出波形。四、分析题 1.利用公式法将函数Y化简成最简与或式：2.利用图形法把下逻辑函数化简成最简与或式，DCBADCBAD

40、CAY给定约束条件为：0ABCDDABCDCABDCABCDBADCBA。43 3.分析下图所示的各逻辑电路，写出图中 F1（A,B,C）和 F2（A,B,C）的与或表达式。4.试分析图示电路，写出其驱动方程、输出方程、状态方程，画出状态转换图、说明其逻辑功能。44 五、设计题 1.设计一个组合电路，输入为 A、B、C，输出为 Y。当 C=0 时，实现 Y=AB；当 C=1时，实现 Y=A+B。要求：列出真值表；求输出 Y 的最简与或表达式；完全用与非门实现该逻辑关系（画逻辑图）45 2.用 74161 及适当的门电路构成十二进制计数器，要求利用同步置数端，并且置数为 2（0010），画出状态

41、图（按 Q3Q2Q1Q0排列）及逻辑连线图。3.用 JK 触发器设计一个按自然态序进行计数的六进制同步加法计数器。46 第十套 一、选择题 1下列电路中不属于时序电路的是（）。A同步计数器 B异步计数器 C组合逻辑电路 D数据寄存器 23 线8 线译码器有（）。A3 条输入线，8 条输出线 B8 条输入线，3 条输出线 C2 条输入线，8 条输出线 D3 条输入线，4 条输出线 3一个五位的二进制加法计数器，初始状态为 00000，问经过 201 个输入脉冲后，此计数器的状态为（）。A00111 B00101 C01000 D01001 4若将一 TTL 异或门输入端 A、B 当作反相器使用，

42、则 A、B 端的连接方式为（）。AA 或 B 中有一个接 1 BA 或 B 中有一个接 0 CA 和 B 并联使用 D不能实现 5.下列各种电路结构的触发器中哪种能构成移位寄存器（）。A基本 RS 触发器 B同步 RS 触 C主从结构触发器 DSR 锁存器 6逻辑函数 F(A,B,C)=AB+B C+AC的最小项标准式为（）。AF(A,B,C)=m(0,2,4)BF(A,B,C)=m(1,5,6,7)CF(A,B,C)=m(0,2,3,4)DF(A,B,C)=m(3,4,6,7)7设计一个把十进制转换成二进制的编码器，则输入端数 M 和输出端数 N 分别为（）AM=N=10 BM=10，N=2

43、 CM=10，N=4 DM=10，N=3 8数字电路中的工作信号为()。A直流信号 B脉冲信号 C随时间连续变化的电流信号 D.随时间连续变化的电压信号 9L=AB+C 的对偶式为：（）AA+BC B.(A+B)C C.A+B+C DABC 47 10.自动产生矩形波脉冲信号为()A.施密特触发器 B.单稳态触发器 触发器 D.多谐振荡器 二、填空题 1(.101)2=（）10=（）8421BCD 2已知 N 的补码是 1.，则 N 的原码是 ，反码是 。3假设 Zi 为电路的输出，xi 为电路的输入，yi 为电路的状态，Zi=fi(x1xn,y1yn)，i=1,2r，Zi 描述的是 电路；Z

44、i=fi(x1xn)，i=1,2r，Zi 描述的是 电路。45 位环形计数器的无效状态为 ；5 位扭环形计数器的无效状态为 。5如用 0V 表示逻辑 1，-10V 表示逻辑 0，这属于 逻辑，相反属于 逻辑。6A/D 转换器的基本步骤是取样、保持、和 等四个步骤。7对 160 个符号进行二进制编码，则至少需要 位二进制数；对 160 个 1 进行半加和是 。8逻辑函数 F=BCBA的最小项之和表达式为 。9TTL或非门多余输入端应 三态门的输出除了有高、低电平外，还有一种输出状态叫 态 10RS 触发器的特性方程为 、_ _。三、作图题 1、主从型JK 触发器各输入端的波形如下图所示，试画出

45、Q 端对应的电压波形。48 2、试说明如下图所示的用 555 定时器构成的电路功能，求出 U T+、U T-和U T，并画出其输出波形。49 四、分析题 1.利用公式法将函数Y化简成最简与或式：DCACDBAF。2.利用图形法将函数 P 化简成最简与或式：DCBBCACBAP。3.分析下图所示的各逻辑电路，写出图中F1（A,B,C,D）的与或表达式。4.试分析图示电路，写出其驱动方程、输出方程、状态方程，画出状态转换图、说明其逻辑功能。50 五、设计题 1.设计一个 A、B、C 三人表决电路，以表决某一提案是否通过，如多数赞成，则提案通过，同时 A 有否决权。用 4 选 1 数据选择器 74LS153 来实现，连线时可附加适当门电路。2.用同步四位二进制计数器 74163 构成八进制计数器,画出连线图。74163 引脚图和功能表如下图。51 3.用 JK 触发器设计一个按自然态序进行计数的六进制同步加法计数器。