《图设计基础》PPT课件

《《图设计基础》PPT课件》由会员分享，可在线阅读，更多相关《《图设计基础》PPT课件（101页珍藏版）》请在装配图网上搜索。

1、 第 四 章 版 图 设 计 基 础 版 图 (Layout)是 集 成 电 路 设 计 者 将 设 计 并 模 拟优 化 后 的 电 路 转 化 成 的 一 系 列 几 何 图 形 ， 它 包 含了 集 成 电 路 尺 寸 大 小 、 各 层 拓 扑 定 义 等 有 关 器 件的 所 有 物 理 信 息 。 集 成 电 路 制 造 厂 家 根 据 这 些 信息 来 制 造 掩 膜 。 版 图 设 计 的 概 念 版 图 是 包 含 集 成 电 路 的 器 件 类 型 、 器 件 尺 寸 、 器 件 之间 的 相 对 位 置 及 各 个 器 件 之 间 的 连 接 关 系 等 相 关 物 理

2、信 息的 图 形 ， 这 些 图 形 由 位 于 不 同 绘 图 层 上 的 基 本 几 何 图 形 构成 。 版 图 设 计 （ 物 理 层 设 计 ） 版 图 设 计 的 重 要 性 ： 集 成 电 路 设 计 的 最 终 目 标 电 路 功 能 和 性 能 的 物 理 实 现 ； 布 局 、 布 线 方 案 决 定 着 芯 片 正 常 工 作 、 面 积 、 速 度 ； 经 验 很 重 要 。 版 图 设 计 的 目 标 ： 实 现 电 路 正 确 物 理 连 接 ， 将 设 计 好 的电 路 映 射 到 硅 片 上 进 行 生 产 。 芯 片 面 积 最 小 ， 性 能 优 化（ 连

3、线 总 延 迟 最 小 ） 版 图 设 计 包 括 ： 基 本 元 器 件 版 图 设 计 ； 布 局 和 布 线 ； 版 图 检 验 与 分 析 。 版 图 设 计 过 程 版 图 设 计 主 要 包 括 模 块 设 计 、 芯 片 规 划 、 布 局 、布 线 等 ， 是 一 个 组 合 规 划 和 巧 拼 图 形 的 工 作 。在 一 个 规 则 形 伏 （ 一 般 为 长 方 形 ） 平 面 区 域 内不 重 叠 地 布 局 多 个 模 块 （ 亦 称 部 件 ） ， 在 各 模块 之 间 按 电 路 连 接 信 息 的 要 求 逐 行 布 线 。 版 图设 计 是 从 逻 辑 信 息

4、 向 几 何 信 息 的 转 换 。 版 图 设 计 过 程（ 一 ） 模 块 设 计 芯 片 设 计 中 最 小 的 单 位 是 元 件 ， 设 计 过 程 从 元 件 ， 门 ，基 本 单 元 ， 宏 单 元 ， 芯 片 ， 从 小 到 大 进 行 。 基 本 单 元和 宏 单 元 可 视 为 模 块 。 模 块 设 计 是 最 基 本 的 环 节 。（ 二 ） 芯 片 规 划 根 据 已 知 的 模 块 数 量 和 线 网 连 接 表 来 估 算 芯 片 面 积 ，其 中 模 块 大 约 占 用 一 半 ， 另 一 半 用 来 作 为 布 线 通 道 。三 ） 布 局 布 局 是 指 如

5、 何 把 各 个 模 块 合 理 地 排 布 在 芯 片 上 ， 怎 样确 定 每 个 模 块 的 最 佳 位 置 ， 以 使 占 用 芯 片 面 积 为 最 小且 布 线 结 果 又 最 好 。 版 图 设 计 过 程（ 四 ） 布 线 模 块 位 置 确 定 之 后 ， 把 各 个 模 块 的 相 应 端 口 按 一定 的 规 则 和 电 路 的 要 求 ， 用 互 连 线 连 接 起 来 。 布线 应 达 到 下 列 要 求 ： 布 线 的 总 长 度 最 短 ； 分 布 均 匀 ； 布 通 率 尽 可 能 达 到 100 。 布 线 的 优 劣 决 定 电 路 的 工 作 速 度 和

6、芯 片 面 积 大 小 。决 定 VLSI芯 片 工 作 速 度 的 主 要 因 素 ， 实 际 上 往 往不 是 MOS或 双 极 晶 体 管 本 身 ， 而 是 互 连 线 造 成的 延 迟 。 过 长 的 互 连 线 使 电 路 性 能 降 低 。 当 自 动布 线 难 以 达 到 100 的 布 通 率 时 ， 可 用 人 机 交 互方 式 进 行 人 工 干 涉 。 绘 图 层 版 图 设 计 师 所 需 绘 制 版 图 的 分 层 数 目 已 经 减 小到 制 版 工 艺 所 要 求 的 最 小 数 目 ， 这 个 最 小 数 目 的层 称 为 绘 图 层 。 绘 图 层 数 目

7、的 最 小 化 ， 降 低 了 CAD软 件 的 计 算需 求 ， 减 小 了 人 为 错 误 并 简 化 了 分 层 管 理 ， 生 成光 学 掩 膜 的 掩 膜 层 或 者 分 层 的 形 状 有 时 会 和 绘 图层 不 同 掩 膜 层 的 层 数 可 能 比 绘 图 层 多 很 多 。 附 加 的 掩膜 层 是 从 绘 图 层 中 自 动 生 成 的 。 为 了 适 应 制 造 工 艺 的 变 化 ， 掩 膜 层 的 尺 寸 可 能会 根 据 绘 图 层 做 一 定 的 调 整 。 这 个 调 整 会 由 制 版工 艺 自 动 生 成 。 所 提 到 的 “ 层 ” ， 都 是 指 绘

8、 图 层 绘 图 层 N阱 层 （ N Well） 有 源 区 层 （ Active） 多 晶 硅 栅 层 （ Poly） P选 择 层 （ P Select） N选 择 层 （ N Select） 接 触 孔 层 （ Contact） 通 孔 层 （ Via） 金 属 层 （ Metal） 文 字 标 注 层 （ Text） 焊 盘 层 （ Pad） N阱 层 （ N well）“N阱 ” 用 来 确 定 N型 衬 底 的 区 域 。有 源 区 层 （ Active） 有 源 区 是 晶 体 管 的 源 区 和 漏 区 建 立 的 基 础 源 区 和 漏 区 是 通过 多 晶 硅 栅 两 旁

9、 的 有 源 区 来 确 定 ， 有 源 区 旁 的 场 氧 化 区 起 隔离 作 用 。 N选 择 层 和 P选 择 层 （ N select 、 P select） MOS晶 体 管 有 源 区 是 通 过 将 N型 杂 质 离 子 或 P型杂 质 离 子 注 入 到 N选 择 层 或 P选 择 层 掩 膜 定 义 的 衬底 的 区 域 中 形 成 ， 所 以 N选 择 层 或 P选 择 层 用 来 定义 覆 盖 包 含 有 源 区 的 区 域 N选 择 层 （ P选 择 层 ） 和 有 源 区 共 同 形 成 了 扩 散区 （ ndiff 或 diff， 又 称 N+或 P+） 多 晶

10、硅 栅 层 栅 极 通 常 用 多 晶 硅 来 进 行 沉 积 。 多 晶 硅 还 可 以 用 来 生 成 电 阻 互 连 ， 电 阻 较 大 ， 仅 用 于 内 部 单 元 ， 防 止走 线 太 长 而 增 加 电 阻 值 金 属 层 金 属 层 在 集 成 电 路 芯 片 中 起 到 互 连 的 作 用 金 属 层 数 的 多 少 表 示 了 集 成 电 路 芯 片 的 复 杂 程 度 在 版 图 设 计 中 ， 金 属 层 用 线 条 来 表 示 ， 线 条 拐 角可 以 是 90也 可 以 是 45， 不 同 金 属 通 常 用 M1、 M2、M3等 来 表 示 ， 并 用 不 同 的

11、 颜 色 的 线 条 来 进 行 区 别 用 来 进 行 电 源 线 和 地 线 的 布 线 。 在 布 电 源 线 的 时候 ， 金 属 线 条 的 宽 度 通 常 要 大 于 设 计 规 则 中 定 义的 最 小 宽 度 ， 防 止 电 流 过 大 将 金 属 线 条 熔 断 ， 造成 断 路 现 象 接 触 孔 层 和 通 孔 层 接 触 孔 包 括 有 源 区 接 触 孔 （ Active Contact） 和 多 晶 硅 接触 孔 （ poly contact） 有 源 区 接 触 孔 用 来 连 接 第 一 层 金 属 和 N+或 P+区 域 ， 在 版图 设 计 中 有 源 区

12、接 触 孔 的 形 状 通 常 是 正 方 形 。 应 该 尽 可 能 多 地 打 接 触 孔 ， 这 是 因 为 接 触 孔 是 由 金 属 形 成 ，存 在 一 定 的 阻 值 ， 假 设 每 个 接 触 孔 的 阻 值 是 R， 多 个 接 触孔 相 当 于 多 个 并 联 的 电 阻 多 晶 硅 接 触 孔 ： 用 来 连 接 第 一 层 金 属 和 多 晶 硅 栅 ， 其 形 状通 常 也 是 正 方 形通 孔 ： 用 于 相 邻 两 金 属 层 的 连 接 ， 其 形 状 也 是 正 方 形 。 在 面 积 允 许的 情 况 下 应 尽 可 能 多 的 打 通 孔在 版 图 设 计

13、 中 ， 接 触 孔 只 有 一 层 ， 而 通 孔 可 能 需 要 很 多 层 。 连 接第 一 层 和 第 二 层 金 属 的 通 孔 表 示 为 V1， 连 接 第 二 层 和 第 三 层 金 属 的通 孔 表 示 为 V2 文 字 标 注 层 用 于 版 图 中 的 文 字 标 注 ， 目 的 是 方 便 设 计者 对 器 件 、 信 号 线 、 电 源 线 、 地 线 等 进 行标 注 ， 便 于 版 图 的 查 看 ， 尤 其 是 在 进 行 验证 的 时 候 ， 便 于 查 找 错 误 的 位 置 。 在 进 行版 图 制 造 的 时 候 并 不 会 生 成 相 应 的 掩 膜

14、层焊 盘 层 提 供 芯 片 内 部 信 号 到 封 装 接 脚 的 连 接 ， 其尺 寸 通 常 定 义 为 绑 定 导 线 需 要 的 最 小 尺 寸 N wellactive poly P+ implantN+ implantomicontact metalA PMOS Example NwellNwellActivePolyP+ implantN+ implantOmicontactMetal P type SiSiO2光 刻 胶光MASK Pwell P type SiSiO2光 刻 胶 光 刻 胶MASK Pwell P type SiSiO2光 刻 胶 光 刻 胶SiO2 P t

15、ype SiSiO2 SiO2N well N wellactiveN wellActivePolyP+ implantN+ implantOmicontactMetal P type Si SiO2N well SiO2光 刻 胶 MASK activeMASK Active Si3N4 P type Si SiO2N well SiO2光 刻 胶光 刻 胶 MASK activeMASK Active Si3N4 P type Si SiO2N well SiO2光 刻 胶光 刻 胶 Si3N4 P type Si SiO2Pwell SiO2场 氧 场 氧 场 氧N well Si3N4

16、 P type Si SiO2Pwell场 氧 场 氧 场 氧N well P type Si SiO2Pwell SiO2场 氧 场 氧 场 氧N well poly active N wellpolyN wellActivePolyP+ implantN+ implantOmicontactMetal P type Si SiO2Pwell SiO2 MASK poly场 氧 场 氧 场 氧N well poly光 刻 胶 P type Si SiO2Pwell SiO2 MASK poly场 氧 场 氧 场 氧N well 光 刻 胶poly P type Si SiO2Pwell Si

17、O2场 氧 场 氧 场 氧N well poly P type Si SiO2Pwell SiO2场 氧 场 氧 场 氧N well poly active N wellpoly P+ implantNwellActivePolyP+ implantN+ implantOmicontactMetal P type Si SiO2Pwell SiO2MASK P+场 氧 场 氧 场 氧N well poly光 刻 胶 P type Si SiO2Pwell SiO2场 氧 场 氧 场 氧N well光 刻 胶 poly P+ implant S/D active N wellpolyN+ imp

18、lantNwellActivePolyP+ implantN+ implantOmicontactMetal P type Si SiO2Pwell SiO2 MASK N+场 氧 场 氧 场 氧N well poly光 刻 胶光 S/D NwellActivePolyP+ implantN+ implantOmicontactMetal N wellactive poly P+ implantN+ implantomicontact N wellactive poly P+ implantN+ implantomicontact metalNwellActivePolyP+ implantN

19、+ implantOmicontactMetal N wellPMOS晶 体 管 的 版 图 activeN selectP selectPoly metal1Active contact NMOS晶 体 管 的 版 图 activeN selectP selectPoly Active contactmetal1 集 成 电 路 中 的 电 阻 分 为 :无 源 电 阻 和 有 源 电 阻 ， 无 源 电 阻 通 常 是 采 用 掺 杂 半 导 体 或 合 金 材 料 制 作 而 成 有 源 电 阻 则 是 将 晶 体 管 进 行 适 当 的 连 接 和 偏 置 ， 利 用 晶 体 管 在

20、不 同 的工 作 区 所 表 现 出 来 的 不 同 电 阻 特 性 来 做 电 阻方 块 电 阻 ：R=L/S=L/dW=(/d)L/WR = /dR=R L/W方 块 电 阻 与 半 导 体 的 掺 杂 水 平 和 掺 杂 区 的 结 深 有 关对 于 集 成 电 路 来 说 ， 方 块 电 阻 是 基 本 单 位 ， 量 纲 是 /只 要 知 道 材 料 的 方 块 电 阻 ， 就 可 以 根 据 所 需 要 的 电 阻 值 计 算出 电 阻 的 方 块 数 ， 即 电 阻 条 的 长 度 和 宽 度 比 栅 极 多 晶 ： 2-3 / ;金 属 ： 20-100m / 多 晶 ： 20

21、-30 / ;扩 散 区 ： 2-200 / 硅 芯 片 上 的 电 子 世 界 -电 阻 电 阻 ： 具 有 稳 定 的 导 电 能 力 （ 半 导 体 、 导 体 ） ；薄 膜 电 阻 硅 片厚 度 ： 百 纳 米 宽 度 ： 微 米 芯 片 上 的 电 阻 ： 薄 膜 电 阻 ； MOS集 成 电 路 中 的 无 源 电 阻 扩 散 电 阻 、 多 晶 硅 电 阻 、 阱 电 阻（ 1） 多 晶 硅 电 阻 最 常 用 ， 结 构 简 单 。 在 场 氧 （ 非 薄 氧 区 域 ） 。 P型 衬 底 电 阻 的 版 图 设 计多 晶 硅 电 阻 （ poly） 电 阻 值 ： 掺 杂 浓

22、 度 、多 晶 硅 的 厚 度 、多 晶 硅 的 长 宽 比 、 多 晶 硅 电 阻 版 图 设 计 比 例 电 阻 的 版 图 结 构需 5K,10K,15K电 阻 ， 采 用 5K单 位 电 阻 ： P型 衬 底（ 2） 扩 散 电 阻在 源 漏 扩 散 时 形 成 ， 有 N+扩 散 和 P 扩 散 电 阻 。 在 CMOS N阱工 艺 下 ， N+扩 散 电 阻 是 做 在 PSUB上 ， P 扩 散 是 在 N阱 里 。 P型 衬 底 N阱N+扩 散 电 阻 P+扩 散 电 阻P+接 地PN结 反型 隔 离 N+接 电 源PN结 反型 隔 离 P型 衬 底（ 3） 阱 电 阻 阱 电

23、 阻 就 是 一 N阱 条 ， 两 头 进 行 N+扩 散 以 进 行 接 触 。 N阱阱 电 阻 （ N- Well） （ 4） MOS集 成 电 路 中 的 有 源 电 阻 利 用 MOS管 的 沟 道 电 阻 。 所 占 的 芯 片 面 积 要 比 其 他 电 阻 小的 多 ， 但 它 是 一 个 非 线 性 的 电 阻 （ 电 阻 大 小 与 端 电 压 有 关 ） 。 在 模 拟 集 成 电 路 中 MOS管 可 以 做 有 源 电 阻 ， 例 如 ， 把 它 的 栅极 和 漏 极 相 连 ， MOS管 始 终 处 于 饱 和 区 就 形 成 了 一 个 非 线 性 电 阻 。TGS

24、DS VVV IDSVTPVVGS IO(b)IDSVTN V VGSI O(a) DSG +-IVD VSG I+- 集 成 电 容 * 两 端 元 件 ， 电 荷 的 容 器 Q=CV * 最 基 本 的 无 源 元 件 之 一 ， 是 电 源 滤 波 电 路 ，信 号 滤 波 电 路 ， 开 关 电 容 电 路 中 必 不 可 少的 元 件 硅 片 几 十 微 米 硅 芯 片 上 的 电 子 世 界 -电 容 电 容 ： 一 对 电 极 中 间 夹 一 层 电 介 质 的 三 明 治 结 构 ； 硅 芯 片 上 的 薄 膜 电 容 ： 下 电 极 ： 金 属 或 多 晶 硅氧 化 硅 电

25、 介 质上 电 极 ： 金 属 或 多 晶 硅 集 成 电 路 中 的 集 成 电 容 金 属 -金 属 （ 多 层 金 属 工 艺 ， MIM） 金 属 -多 晶 硅 多 晶 硅 -多 晶 硅 （ 双 层 多 晶 硅 工 艺 ,PIP） 金 属 -扩 散 区 多 晶 硅 -扩 散 区 PN结 电 容 MOS电 容 :多 晶 硅 栅 极 与 沟 道 （ 源 /漏 极 ） 平 板 电 容lMIM结 构 ， 使 用 顶 层 金 属 与 其 下 一 层 金 属 ；下 极 板 与 衬 底 的 寄 生 电 容 小 ；精 度 好 ；lPIP、 MIP结 构 ， 传 统 结 构 ； 第 n-1层 金 属MI

26、M上 电 级 第 n层 金 属钝 化 层l常 见 结 构 ： MIM, PIP, MIP； 比 例 电 容 的 版 图 结 构P型 衬 底 C 2=8C1 平 板 电 容 多 晶 硅 -扩 散 区 电 容* 电 容 作 在 扩 散 区 上 , 它 的 上极 板 是 第 一 层 多 晶 硅 ， 下 极板 是 扩 散 区 , 中 间 的 介 质 是 氧化 层 。 在 沉 积 多 晶 硅 之 前 ， 先 在 下 电 极 板区 域 进 行 掺 杂 。 MOS电 容 ： 结 构 和 MOS晶 体 管 一 样 , 是 一 个 感 应 沟 道 电 容 , 当 栅 上 加 电 压 形 成 沟 道 时 电 容

27、存 在 . 一 极 是 栅 , 另一 极 是 沟 道 , 沟 道 这 一 极 由 S(D)端 引 出电 容 的 大 小 取 决 于 面 积 ,氧 化 层 的 厚 度 及 介 电 数. MOS电 容 ： * 非 线 性 电 容 ， 适 用 于 电 源 滤 波 硅 芯 片 上 的 电 子 世 界 -电 感 电 感 ： 缠 绕 的 线 圈 ； 硅 芯 片 上 的 薄 膜 电 感 ： 硅 片 几 十 微 米 关 键 尺 寸 与 剖 面 图 D: 边 长 /直 径 diameter W: 线 条 宽 度 width S: 线 条 间 隔 spacing between N: 匝 数 number of

28、turns P-silicon SubstrateOxide ViaM1 M2 M2M3W S DN在 硅 衬 底 上 形 成 一 层 厚 的 氧 化硅 ，沉 积 第 一 层 金 属 作 为 电 感 的 一端 ， 接 着 沉 积 介 电 层 ， 刻 蚀 通孔 ， 沉 积 第 二 层 金 属 ， 刻 蚀 出电 感 的 形 状 硅 芯 片 上 的 电 子 世 界 二 极 管 二 级 管 ： pn结 硅 芯 片 上 的 二 极 管 ： P型 衬 底 N阱 CMOS N阱 工 艺 中 二 极 管 结 构 有 两 种 ， 一 是 psub-nwell， 另一 个 是 sp-nwell P型 衬 底 N阱

29、P+ P+N+P N psub-nwellDiode直 接 做 在衬 底 上P型 端 为 衬 底 电 位(vss/gnd) P型 衬 底 N阱N+ N+P+N P sp-nwellDiode做 在 阱 里 CMOS的 设 计注 ：为 形 成 反 型 层 沟 道 ， P衬 底 通 常 接 电 路 的 最 低 电 位 (vss/gnd)。 N阱 通 常 接 最 高 电 位 （ vdd） 。P衬 底 栅 极漏 极 源 极基 极 栅 极nmos 漏 极 源 极 基 极pmos 硅 芯 片 上 的 电 子 世 界 引 线 引 线 ： 良 好 导 电 的 线 ； 硅 芯 片 上 的 导 线 ： 铝 或 铜

30、 薄 膜 ； 多 晶 硅 薄 膜 。 硅 芯 片 上 的 电 子 世 界 引 线 引 线 ： 良 好 导 电 的 线 ； 硅 芯 片 上 的 导 线 ： 铝 或 铜 薄 膜 ； N阱P衬 底淀 积 介 质 层开 接 触 孔淀 积 第 一 层 金 属 硅 芯 片 上 的 电 子 世 界 引 线 硅 芯 片 上 的 导 线 ： 铝 或 铜 薄 膜 ； N阱P衬 底淀 积 介 质 层开 过 孔淀 积 第 二 层 金 属 P衬 底 N阱 Mask 1 Nwell P衬 底 N阱 Mask 1 Nwell N阱P衬 底二 氧 化 硅隔 离 Mask 2 Oxide N阱P衬 底二 氧 化 硅隔 离 Ma

31、sk 2 Oxide N阱P衬 底MOS器 件 的 栅 极栅 极 电 介 质 层 Mask 3 PolyG N阱P衬 底MOS器 件 的 栅 极栅 极 电 介 质 层 Mask 3 PolyG N阱P衬 底 N+ Mask 4 nplus N+ N+ N阱P衬 底 N+ Mask 4 nplus N+ N+ N阱P衬 底P+ N+ 漏 极 源 极 基 极栅 极 Mask 5 pplus N+ N阱P衬 底P+ N+ 漏 极 源 极 基 极栅 极 Mask 5 pplus N+ N阱P衬 底 Mask 6 contact N阱P衬 底 Mask 6 contact N阱P衬 底 Mask 7 m

32、et1 N阱P衬 底 Mask 7 met1 N阱P衬 底 Mask 8 via1 N阱P衬 底 Mask 8 via1 N阱P衬 底 Mask 9 met2 N阱P衬 底 Mask 9 met2 Mask 10 pad钝 化 层开 焊 盘 孔 Mask 10 pad钝 化 层 串 联 晶 体 管 的 版 图 设 计A DB CA B C D A DS D S D S D 如 果 假 设 电 流 方 向 是 D到 A电 子 的 流 向 是 A到 D。而 电 子 的 流 向 是 源 到 漏 。串 联 时 S-D-S-D-S-D方 式 并 联 晶 体 管 的 版 图 设 计 两 个 晶 体 管 只

33、 有 一 端 连 接 在 同 一 节 点 上A BS D D SD A D B如 果 假 设 电 流 方 向 是 D到 A和 D到 B， 电 子 的 流 向 是 A到 D和 B到 D。而 电 子 的 流 向 是 源 到 漏 。两 个 晶 体 管 的 源 极 接 在 一 起或 两 个 晶 体 管 的 漏 极 接 在 一 起 并 联 晶 体 管 的 版 图 设 计 两 个 晶 体 管 的 源 极 和 漏 极 都 是 并 联 连 接 关系S D D SDS S DD SS两 个 晶 体 管 的 源 极 接 在 一 起同 时 漏 极 接 在 一 起 多 指 结 构 的 MOS晶 体 管 版 图 设 计

34、 晶 体 管 导 电 沟 道 长 度 =多 晶 管 的 宽 度 晶 体 管 导 电 沟 道 宽 度 =多 晶 管 的 长 度 导 电 沟 道 的 宽 度 决 定 对 门 的 驱 动 能 力 导 电 沟 道 宽 度 增 加 ， 增 加 了 栅 极 的 电 阻 在 用 标 准 单 元 库 法 进 行 设 计 的 时 候 ， 要 求 元 件 的高 度 相 同 将 大 尺 寸 的 晶 体 管 转 变 成 导 电 沟 道 宽 度 符 合 要 求的 小 尺 寸 的 晶 体 管 一 个 导 电 沟 道 为 W的 大 尺 寸 晶 体 管 可 以 等 效为 N个 导 电 沟 道 为 w（ w=W/N） 小 尺

35、寸 晶 体管 并 联 。 将 第 偶 数 个 晶 体 管 的 源 极 和 漏 极 颠 倒 位 置 ， 相 邻 的 晶 体 管实 现 源 极 或 漏 极 共 享 ， 减 小 版 图S D S D S D S D 可 以 将 一 个 大 尺 寸 的 晶 体 管 版 图 设 计 成 N个 小 尺 寸 晶 体 管 并 联 的 阵列 ， 而 且 小 尺 寸 晶 体 管 的 相 应 端 要 连 接 在 一 起 ， 这 个 由 小 尺 寸 晶 体 管陈 列 组 成 的 新 的 晶 体 管 叫 做 多 指 结 构 晶 体 管 。 多 只 结 构 的 晶 体 管 栅 极 有 N个 ， 扩 散 区 有 N+1个

36、， 栅 极 连 接 在 一 起 ，扩 散 区 组 成 一 个 漏 源 间 隔 的 结 构 ， 每 奇 数 个 扩 散 区 连 接 在 一 起 形 成 源区 （ 或 漏 区 ） ， 每 偶 数 个 扩 散 区 连 接 在 一 起 形 成 漏 区 （ 源 区 ）D S D S D D S D S 当 N为 偶 数 的 时 候 ， 共 享 后 版 图 两 边 的 扩 散 区 域 为 源 区 （ 漏 区 ）当 N为 奇 数 时 ， 两 边 的 扩 散 区 一 边 是 源 区 ， 一 边 是 漏 区 衬 底 连 接 和 保 护 环 闩 锁 效 应 NMOS的 有 源 区 、 P衬 底 、 N阱 以 及

37、PMOS的 有 源 区 构 成 N-P-N-P结 构 。 为 了 避 免 闩 锁 效 应 ， 应 尽 量 减 少 N阱 和 P衬 底 的 寄 生 电 阻 ， 可 以 通 过 NMOS的衬 底 通 过 P衬 底 接 触 连 接 到 VSS， 将 PMOS晶 体 管 的 衬 底 通 过 N衬 底 接 触 连 接到 VDD。 一 些 工 作 电 流 比 较 大 的 器 件 周 围 放 置 一 圈 阱 /衬 底 接 触 可 以 进 一 步 减 小 电 阻 ，从 而 减 小 寄 生 三 极 管 的 增 益 ， 这 一 圈 阱 /衬 底 接 触 叫 做 保 护 环 保 护 环 主 要 由 有 源 区 层 、 选 择 层 、 接 触 孔 组 成N+扩 散 电 阻 P+扩 散 电 阻 看 版 图 画 原 理 图 ：N Well In OutVDDGND In Outvddgnd 反 相 器 B VDD A OutA Out VDD GNDB A vddgnd Out B vddPMOS并 联NMOS串 联 Out = A B共 用 有 源 区 基 本 逻 辑 门 的 版 图 设 计 反 相 器 与 非 门 的 版 图 设 计 Out out 或 非 门 的 版 图 设 计 传 输 门 的 版 图 设 计