第2章TTL逻辑电路

《第2章TTL逻辑电路》由会员分享，可在线阅读，更多相关《第2章TTL逻辑电路（76页珍藏版）》请在装配图网上搜索。

1、第二章第二章 逻辑门电路逻辑门电路2.1 概述概述2.2 分立元件门电路分立元件门电路2.3 TTL TTL集成门电路集成门电路2.4 MOS MOS门电路门电路2.5 TTL TTL电路与电路与CMOSCMOS电路的接口电路的接口2.6 门电路的门电路的VHDL描述描述第二章第二章 逻辑门电路逻辑门电路2.1 2.1 概述概述 定义：定义：用以实现基本逻辑运算和符合逻辑运用以实现基本逻辑运算和符合逻辑运算的单元电路称为算的单元电路称为门电路门电路。常用的门电路有常用的门电路有与门与门、或门或门、非门非门、与非门与非门、或非门或非门、与或非门与或非门、异或门异或门、同或门同或门等。等。门电路的

2、种类：门电路的种类：按是否集成分类有按是否集成分类有分立元件分立元件逻辑门电路逻辑门电路、集成逻辑门电路集成逻辑门电路。而后者又分为。而后者又分为TTL门电路和门电路和MOS门电路等。门电路等。2.2 2.2 分立元件门电路分立元件门电路2.2.1 2.2.1 二极管与门二极管与门 最简单的与门可以用二极管和电阻组成。设最简单的与门可以用二极管和电阻组成。设VCC=5v，A、B端输入的高低电平分别为端输入的高低电平分别为VIH=3v,VIL=0v，二极管，二极管VD1、VD2的正向导通压的正向导通压降降VDF=0.7v。A、B当中当中有一个是低有一个是低电平电平0v必有一个二极必有一个二极管导

3、通管导通使使F为为0.7v 2.2 2.2 分立元件门电路分立元件门电路2.2.1 2.2.1 二极管与门二极管与门 最简单的与门可以用二极管和电阻组成。设最简单的与门可以用二极管和电阻组成。设VCC=5v，A、B端输入的高低电平分别为端输入的高低电平分别为VIH=3v,VIL=0v，二极管，二极管VD1、VD2的正向导通压的正向导通压降降VDF=0.7v。A、B同时为同时为高电平高电平3vF为为3.7v 如果规定如果规定2v以上为高电平，用逻辑以上为高电平，用逻辑1状态表状态表示；示；1v以下为低电平，用逻辑以下为低电平，用逻辑0表示。则逻辑表示。则逻辑电平列表改写成真值表为：电平列表改写成

4、真值表为：A(v)B(v)F(v)000.7030.7300.7333.7 则输入、输出逻辑电平列表为：则输入、输出逻辑电平列表为：ABF000010100111F=AB2.2.2 2.2.2 二极管或门二极管或门 最简单的或门电路也是由二极管和电阻组成。最简单的或门电路也是由二极管和电阻组成。A、B同时为同时为低电平低电平0vF为为0v 2.2.2 2.2.2 二极管或门二极管或门 最简单的或门电路也是由二极管和电阻组成。最简单的或门电路也是由二极管和电阻组成。A、B当中有一当中有一个是高电平个是高电平3VF为高电为高电平平2.3v 则输入、输出逻辑电平列表为：则输入、输出逻辑电平列表为：A

5、(v)B(v)F(v)000032.3302.3332.3 如果规定如果规定2v以上为高电平，用逻辑以上为高电平，用逻辑1状态表示；状态表示；1v以下为低电平，用逻辑以下为低电平，用逻辑0表示。则逻辑电平表示。则逻辑电平列表改写成真值表为：列表改写成真值表为：ABF000011101111F=A+B2.2.3 2.2.3 三极管非门三极管非门 反相器反相器A为低电为低电平平0vVT管截止管截止F为高电为高电平平3v2.2.3 2.2.3 三极管非门三极管非门 反相器反相器A为高电为高电平平3vVT管饱和管饱和导通导通F为低电为低电平平0.3v 输出、输出的逻辑关输出、输出的逻辑关系为：系为：A

6、F2.3 TTL2.3 TTL集成门电路集成门电路2.3.1 TTL2.3.1 TTL集成门电路的结构集成门电路的结构 TTL集成门电路的结构一般分为三级，即输集成门电路的结构一般分为三级，即输入级、中间级和输出级。入级、中间级和输出级。完成信号输入完成信号输入放大作用放大作用完成信号处理完成信号处理及耦合作用及耦合作用完成驱动放完成驱动放大作用大作用1.输入级形式输入级形式C=AC=A+BC=ABC=AB2.中间级形式中间级形式 单变量分相器单变量分相器 对于功能不同的门，这部分电路不一样。例如对于功能不同的门，这部分电路不一样。例如TTL与非门中间级就是分相器；或非门中间级就与非门中间级就

7、是分相器；或非门中间级就是线与电路。是线与电路。分相器的逻辑表达式分相器的逻辑表达式为：为：AFAF21 A+B分相器分相器A、B中中有一个为有一个为高电平高电平VT1、VT2必必有一个饱和有一个饱和导通导通 F2必然为必然为高电平，高电平，F1为低电平。为低电平。A+B分相器分相器A、B均均为低电平为低电平VT1、VT2都截止都截止 F2必然为必然为高电平，高电平，F1为低电平。为低电平。输入、输出的逻辑关输入、输出的逻辑关系为：系为：BAFBAF21KCBAFKCBAF21 其输出与输入变量的逻辑关系为：其输出与输入变量的逻辑关系为：根据以上分析，不难得到根据以上分析，不难得到n个变量之个

8、变量之(或或)的的分相器。分相器。3.输出级形式输出级形式 TTL集成门电路输出有四种输出形式，即集成门电路输出有四种输出形式，即(a)集电极开路输出集电极开路输出，(b)三态门输出三态门输出，(c)图腾柱输图腾柱输出出，(d)复合管和图腾柱输出复合管和图腾柱输出。(a)(b)特点：具特点：具有控制有控制VT1、VT2均截止均截止的电路，当的电路，当控制有效时，控制有效时，输出端输出端F呈呈高阻态；当高阻态；当控制无效时，控制无效时，按逻辑门正按逻辑门正常功能输出常功能输出0，1两态。两态。特点：要接特点：要接负载电阻负载电阻RL和驱动电压和驱动电压VCC，实现，实现高压、大电高压、大电流驱动

9、。流驱动。3.输出级形式输出级形式 TTL集成门电路输出有四种输出形式，即集成门电路输出有四种输出形式，即(a)集电极开路输出集电极开路输出，(b)三态门输出三态门输出，(c)图腾柱输图腾柱输出出，(d)复合管和图腾柱输出复合管和图腾柱输出。(c)(d)特点：任何特点：任何时候作为输时候作为输出的两个三出的两个三极管，总有极管，总有一个处于截一个处于截止状态，而止状态，而另一个处于另一个处于饱和导通状饱和导通状态，该电路态，该电路具有较强的具有较强的驱动能力。驱动能力。特点：具特点：具有图腾柱输有图腾柱输出和复合管出和复合管输出的特点，输出的特点，有极强驱动有极强驱动能力。能力。2.3.2 T

10、TL2.3.2 TTL门电路门电路一、一、TTL与非门电与非门电路路输入级输入级中间级中间级输出级输出级由多发射极三极管由多发射极三极管VT1和电阻和电阻R1组成组成为典型的单变量为典型的单变量C输入的分相器输入的分相器为典型的复合管和为典型的复合管和图腾柱输出形式图腾柱输出形式ABF二、二、TTL与门电路与门电路输入级输入级中间级中间级输出级输出级F=AB三、与或非门和或非门电路三、与或非门和或非门电路输入级输入级中间级中间级输出级输出级由两个独立的由两个独立的与门电路组成与门电路组成为为A+B典典型分相器型分相器由典型的复合管和由典型的复合管和图腾柱输出构成图腾柱输出构成CDABF 或非门

11、电路构成：或非门电路构成：在与或非门电路的基础上，去除输入在与或非门电路的基础上，去除输入级发射极级发射极B和和D，即输入级就是单发射极，即输入级就是单发射极三极管，或者在与或非门电路中，在三极管，或者在与或非门电路中，在B、D加固定的高电平加固定的高电平“1”，就构成了或非门，就构成了或非门电路。电路。其输出与输入变量的逻辑关系为：其输出与输入变量的逻辑关系为：CAF四、四、TTL异或门电路异或门电路 首先将异或公式变换一下：首先将异或公式变换一下：BAABBAABABBAF输入级输入级中间级中间级输出级输出级五、集成五、集成TTL同或门电路同或门电路 首先将同或公式变换一下：首先将同或公式

12、变换一下：ABBABABABABA输入级输入级中间级中间级输出级输出级F=A B六、六、TTL三态门电三态门电路路 所谓所谓“三态三态”，即输出不仅有，即输出不仅有“0”、“1”两两态，还有第三态，即态，还有第三态，即高阻态高阻态。EN=1ABF六、六、TTL三态门电三态门电路路 所谓所谓“三态三态”，即输出不仅有，即输出不仅有“0”、“1”两两态，还有第三态，即态，还有第三态，即高阻态高阻态。EN=0输出呈输出呈高阻态高阻态导通导通截止截止截止截止导通导通截止截止七、集电极开路的门电路七、集电极开路的门电路(OC门门)我们知道，推拉式输出我们知道，推拉式输出电路结构具有输出电阻很低电路结构具

13、有输出电阻很低的优点，但有一定的局限性。的优点，但有一定的局限性。首先首先不能把它们的输出端并不能把它们的输出端并联使用。联使用。其次其次，在采用推拉，在采用推拉式输出级的门电路中，电流式输出级的门电路中，电流一经确定，输出的高电平就一经确定，输出的高电平就固定了，因而无法满足对不固定了，因而无法满足对不同输出高低电平的要求。同输出高低电平的要求。此此外外，推拉式电路结构也不能，推拉式电路结构也不能满足驱动较大电流且高电压满足驱动较大电流且高电压的负载的要求。的负载的要求。克服上述局限性的方法就是把输出级改为集克服上述局限性的方法就是把输出级改为集电极开路的三极管结构，做成集电极开路的门电电极

14、开路的三极管结构，做成集电极开路的门电路。路。需要外接需要外接负载电阻负载电阻和电源和电源ABF 将两个将两个OC结构的与非门作线与连接：结构的与非门作线与连接：F1、F2有一个是低有一个是低电平，输出电平，输出F就是低就是低电平。只有电平。只有F1、F2同同时为高电平时，输出时为高电平时，输出F才是高电平，即才是高电平，即F=F1F2。即：。即：CDABCDABF八、八、ECL门电路门电路 ECL门门是一种非饱和型高速数字集成电路，是一种非饱和型高速数字集成电路，它的平均传输延迟时间可在它的平均传输延迟时间可在2ns以下，是目前双以下，是目前双极型电路中速度最高的。极型电路中速度最高的。1.

15、ECL门电路的基本单元门电路的基本单元 ECL门电路的基本单元是门电路的基本单元是一个差动放大器。根据差动一个差动放大器。根据差动放大器的原理，放大器的原理，VC2与与VI同同极性，极性，VC1与与VI反极性。即：反极性。即：I2CI1CVVVV 故故ECL门电路的基本单元是单变量分相器。门电路的基本单元是单变量分相器。当输入当输入VI为低电平为低电平VIL=1.6v时：时：截止截止导通导通 VE=VREF-VBE2=-2v；RE上的上的电流电流IE=(VE-VEE)/RE=3mA；VC2=-IER2=-0.8v；VC1=0v；此时此时VT2管集电结的反偏电管集电结的反偏电压压VCB2=VC2

16、-VREF=0.5v；故；故VT2工作在放大状态，而不工作在放大状态，而不是饱和状态。是饱和状态。故故ECL门电路的基本单元是单变量分相器。门电路的基本单元是单变量分相器。当输入当输入VI为高电平为高电平VIH=0.8v时：时：导通导通截止截止 VE=VIH-VBE1=-1.5v；RE上上的电流的电流IE=(VE-VEE)/RE=3.5mA；VC1=-IER1=-0.8v；此时；此时VT1管集电管集电结的反偏电压结的反偏电压VCB1=VC1-VIH=0v；故；故VT1工作在放大工作在放大状态，而不是饱和状态。状态，而不是饱和状态。2.ECL门的实际电路门的实际电路VT6组成一个简单的电组成一个

17、简单的电压跟随器，为压跟随器，为VT5提供提供一个参考电压一个参考电压VT7、VT8组成电压跟组成电压跟随器，起电平移动作用随器，起电平移动作用和隔离作用和隔离作用 输入输出的逻辑关输入输出的逻辑关系为：系为：DCBAFDCBAF3.ECL门电路的工作特点门电路的工作特点 优点：优点：由于三极管导通时工作在非饱和状由于三极管导通时工作在非饱和状态，且逻辑电平摆幅小，传输时间态，且逻辑电平摆幅小，传输时间 tpd可缩短至可缩短至2ns以下，工作速度最高；以下，工作速度最高；输出有互补性，使用方便，灵活；输出有互补性，使用方便，灵活；输出阻抗低，带负载能力强；输出阻抗低，带负载能力强；电源电流基本

18、不变，电路内部开关噪声低。电源电流基本不变，电路内部开关噪声低。缺点：缺点：噪声容限低；噪声容限低；电路功耗大。电路功耗大。2.4 MOS2.4 MOS门电路门电路2.4.1 NMOS2.4.1 NMOS门电路门电路一、一、NMOS非门非门 VT1管为驱动管，管为驱动管，VT2管为负载管，管为负载管，两管都是增强型两管都是增强型NMOS管。设管。设VT1和和VT2的开启电压分别为的开启电压分别为VT1、VT2。由于由于VT2管栅极接正电源管栅极接正电源VDD，所以，所以VT2总是导通的。总是导通的。当输入为低电平时当输入为低电平时，VT1截止，输出截止，输出F为高电平为高电平VOH=VDD-V

19、T2。当输入为高电平时当输入为高电平时，VT1导通，导通，输出输出F的电平：的电平：VD=VDDRDS1/(RDS1+RDS2).其中其中RDS1和和RDS2分别为分别为VT1和和VT2导通时漏源导通时漏源等效电阻，其大小取决于管子在制等效电阻，其大小取决于管子在制造时的沟道宽长比和工作状态。电造时的沟道宽长比和工作状态。电路实现逻辑非功能：路实现逻辑非功能：AF 二、二、NMOS或非门或非门 VT1、VT2为驱动管，为驱动管，VT3为负载管。要求为负载管。要求RDS3远大远大于于RDS1RDS2。只要只要A、B中有一个为高电平，则必中有一个为高电平，则必有一个驱动管导通，输出有一个驱动管导通

20、，输出F为低电平；只有为低电平；只有A、B全为全为低电平时，低电平时，VT1、VT2全截全截止，输出止，输出F才为高电平才为高电平。可。可见电路实现了或非门功能，见电路实现了或非门功能，即：即：BAF三、三、NMOS与非门与非门 VT1、VT2为驱动管，为驱动管，VT3为负为负载管。要求载管。要求RDS3远大于远大于(RDS1+RDS2)。只有只有A、B全为高全为高电平时，电平时，VT1、VT2才同时导通，才同时导通，输出输出F才为低电平；若才为低电平；若A、B中有中有一个为低电平，一个为低电平，VT1、VT2至少至少有一管截止，输出对地不通，输有一管截止，输出对地不通，输出出F为高电平为高电

21、平。可见电路实现了。可见电路实现了与非功能，即：与非功能，即：ABF 四、四、NMOS与或非门与或非门VT1、VT2、VT3、VT4为驱动管，为驱动管，VT5为负载为负载管。要求管。要求RDS5远大于远大于 (RDS1+RDS2)(RDS3+RDS4)。其输出与输入。其输出与输入变量的逻辑关系为与变量的逻辑关系为与或非关系。即：或非关系。即：CDABF2.4.2 CMOS2.4.2 CMOS门电路门电路 由由N沟道和沟道和P沟道两种沟道两种MOSFET组成的电路为组成的电路为互补互补MOS或或CMOS电路。电路。一、一、CMOS反相器反相器A=0导通导通UGSP=VDD截止截止F为高电平为高电

22、平2.4.2 CMOS2.4.2 CMOS门电路门电路 由由N沟道和沟道和P沟道两种沟道两种MOSFET组成的电路为组成的电路为互补互补MOS或或CMOS电路。电路。一、一、CMOS反相器反相器A=1截止截止导通导通F为低电平为低电平 则输入输出的则输入输出的逻辑关系为：逻辑关系为：AF二、二、CMOS传输门传输门(TG)传输门传输门就是一种传输模拟信号的模拟开关。就是一种传输模拟信号的模拟开关。CMOS传输门由一个传输门由一个P沟道和一个沟道和一个N沟道增强型沟道增强型MOSFET并联而成。因并联而成。因VTP和和VTN是结构对称的是结构对称的器件，它们的源极和漏极是可以互换的。器件，它们的

23、源极和漏极是可以互换的。设它们的开启电压设它们的开启电压|VT|=2v，且输入的模拟，且输入的模拟信号的变化范围为信号的变化范围为5v到到5v。为使衬底与漏。为使衬底与漏源极之间的源极之间的PN结任何时结任何时刻都不致正偏，故刻都不致正偏，故TP的的衬底接衬底接5v，而，而TN的衬的衬底接底接5v电压。电压。当当C端接端接-5v时时，VTN的的栅压即为栅压即为-5v，uI在在-5v+5v范围内的任意值时，范围内的任意值时，VTN均不导通。同时，均不导通。同时，VTP的栅压为的栅压为+5v，VTP亦亦不导通。可见，当不导通。可见，当C接低接低电平时，开关是断开的。电平时，开关是断开的。为了使开关

24、接通，可将为了使开关接通，可将C端接高电压端接高电压+5v，uI在在-5v+3v的范围内，的范围内，VTN导导通。同时，通。同时，VTP的栅压为的栅压为-5v，uI在在-3v+5v的范围的范围内，内，VTP将导通。将导通。由以上分析可知，当由以上分析可知，当uI-3v时，仅有时，仅有VTN导通，而当导通，而当uI+3v时，时，仅有仅有VTP导通。当导通。当uI在在-3v+3v的范围内，的范围内，VTN和和VTP两管均导通。两管均导通。进一步分析还可以看进一步分析还可以看到，一管导通的程度到，一管导通的程度越深，另一管的导通越深，另一管的导通程度则相应地减少。程度则相应地减少。这是这是CMOS传

25、输门的传输门的优点优点。三、三、CMOS与非门与非门 A、B中只要有一个为中只要有一个为低电平低电平，就会使两个相，就会使两个相串连的串连的NMOS管截止，管截止，使两个相并联的使两个相并联的PMOS管管导通，输出导通，输出F为高电平。为高电平。当当A、B全为高电平时全为高电平时，才会使两个串联才会使两个串联NMOS管都导通，使两个并联管都导通，使两个并联型型PMOS管都截止，输出管都截止，输出为低电平。为低电平。则这种电路具有与非的则这种电路具有与非的逻辑功能，即：逻辑功能，即：ABF四、四、CMOS或非门或非门 CMOS或非门如下图所示。其中或非门如下图所示。其中VTP1、VTP2是两个串

26、联的是两个串联的PMOS管，管，VTN1、VTN2是两个并是两个并联的联的NMOS管。管。当输入变量当输入变量A、B中只要中只要有一个为高电平，有一个为高电平，就会使与就会使与它相连的它相连的NMOS管导通，与管导通，与它相连的它相连的PMOS管截止，输管截止，输出出F为低电平。为低电平。只有只有A、B全全为低电平时为低电平时，两个并联的，两个并联的NMOS管都截止，而两个串管都截止，而两个串联的联的PMOS都导通，输出都导通，输出F为高电平。则这种电路具有为高电平。则这种电路具有或非功能，即：或非功能，即：BAF五、五、CMOS与或非门与或非门 CMOS与或非门电路由三个与非门基本电路与或非

27、门电路由三个与非门基本电路和一个反相器构成。和一个反相器构成。等效电路等效电路CDABCDABCDABF六、六、CMOS异或门异或门 VTP1、VTP2、VTN1、VTN2组组成或非门，其输出控制着成或非门，其输出控制着VTP5和和VTN5的状态，当的状态，当P=0时，时，VTP5导通，导通，VTN5截止；当截止；当P=1时，时，VTP5截止，截止，VTN5导通。而当导通。而当VTP5导通、导通、VTN5截止时，截止时，VTP3、VTP4、VTN3、VTN4组成与非门；组成与非门；当当VTP5截止，截止，VTN5导通时，导通时，F通通过过VTN5到地。到地。由电路可知：由电路可知：当当P=0时

28、时，因，因VTP5导通，导通，VTN5截止，截止，VTP3、VTP4、VTN3、VTN4组成了与非门，则组成了与非门，则当当P=1时时，由于，由于VTP5截止，截止，VTN5导通，则导通，则BAPABF 0F 整理上述结果，可得到电路的真值表：整理上述结果，可得到电路的真值表：ABPF0010010110011100BABABAF七、七、CMOS三态门电路三态门电路 三态输出门是在普通门的基础上，三态输出门是在普通门的基础上，增加了增加了控制端和控制电路构成控制端和控制电路构成。CMOS三态门一般有三种形式：三态门一般有三种形式：当当 =1时时，VTN1截止，截止，VTP1截止，输出截止，输出

29、F高阻高阻抗。抗。当当 =0时时，VTN1、VTP1均导通，均导通，F=，电路处于正常工作状态。电路处于正常工作状态。=0有效有效。ENAENEN七、七、CMOS三态门电路三态门电路 三态输出门是在普通门的基础上，三态输出门是在普通门的基础上，增加了增加了控制端和控制电路构成控制端和控制电路构成。CMOS三态门一般有三种形式：三态门一般有三种形式：当当 =1时时，TG截止，截止，F为高阻态。为高阻态。当当 =0时，时，TG导通，导通，F=，处于，处于正常工作状态。正常工作状态。=0有有效效。ENENENA七、七、CMOS三态门电路三态门电路 三态输出门是在普通门的基础上，三态输出门是在普通门的

30、基础上，增加了增加了控制端和控制电路构成控制端和控制电路构成。CMOS三态门一般有三种形式：三态门一般有三种形式：当当 =1时时，VTP2截截止，止，VTN1截止，输出截止，输出F为高阻抗。为高阻抗。当当 =0时时，VTP2导通，导通，F=A。电路处于正常工。电路处于正常工作。作。ENENA八、八、CMOS漏极开路门漏极开路门(OD门门)CMOS漏极开路门有多种多样，上图所示的是漏极开路门有多种多样，上图所示的是CMOS与非门的电路。这类电路有如下主要与非门的电路。这类电路有如下主要特点特点：输出输出MOS管的漏极是开路的。图中虚线所示。管的漏极是开路的。图中虚线所示。可以实现线与功能可以实现

31、线与功能，即可以把几个，即可以把几个OD门的输门的输出端用导线连接起来实现与运算。出端用导线连接起来实现与运算。可以用来实可以用来实现逻辑电平变换。现逻辑电平变换。带负载能力强。带负载能力强。2.4.3 CMOS2.4.3 CMOS电路的主要特点和使用中应注意的电路的主要特点和使用中应注意的 几个问题几个问题一、一、CMOS集成电路的主要特点集成电路的主要特点 功耗极低。功耗极低。电源电压范围宽。电源电压范围宽。抗干扰能力强。抗干扰能力强。逻辑摆幅大。逻辑摆幅大。输入阻抗极高。输入阻抗极高。扇出能力强。扇出能力强。集成度很高，温度稳定性好。集成度很高，温度稳定性好。抗辐射能力强。抗辐射能力强。

32、成本低。成本低。二、二、CMOS电路使用中应注意的几个电路使用中应注意的几个问题问题 注意输入端的静电保护。注意输入端的静电保护。注意输入电路的过流保护。注意输入电路的过流保护。注意电源电压极性，防止输出端短路。注意电源电压极性，防止输出端短路。2.5 TTL2.5 TTL电路与电路与CMOSCMOS电路的接口电路的接口 在目前在目前TTL和和CMOS两种电路并存的情况下，两种电路并存的情况下，经常会遇到需要将两种器件互相对接的问题经常会遇到需要将两种器件互相对接的问题.由驱由驱动门与负载门的连接的电路图可知，无论是用动门与负载门的连接的电路图可知，无论是用TTL电路驱动电路驱动CMOS电路还

33、是用电路还是用CMOS电路驱动电路驱动TTL电路，驱动门必须能为负载门提供合乎标准电路，驱动门必须能为负载门提供合乎标准的高、低电平和足够的驱动电流，也就是必须同的高、低电平和足够的驱动电流，也就是必须同时满足下列各式：时满足下列各式：驱动门驱动门 负载门负载门 VOH(min)VIH(min)VOL(max)VIL(max)IOH(max)nIIH(max)IOL(max)mIIL(max)为便于对照比较，下表中列出了为便于对照比较，下表中列出了TTL和和CMOS两种电路两种电路输出电压、输出电流、输入电压和输入电流的参数。输出电压、输出电流、输入电压和输入电流的参数。电路种类电路种类参数名

34、称参数名称TTL74系列系列TTL74LS系列系列CMOS4000系列系列高速高速CMOS74HC系列系列高速高速CMOS74HCT系列系列VOH(min)/V2.42.74.64.44.4VOL(max)/V0.40.50.050.10.1IOH(max)/mA-0.4-0.4-0.51-4-4IOL(max)/mA1680.5144VIH(min)/V223.53.52VIL(max)/V0.80.81.510.8IIH(max)/uA402.0.10.10.1IIL(MAX)/mA-1.6-0.4-0.110-3-0.110-3-0.110-3一、用一、用TTL电路驱动电路驱动CMOS电

35、路电路1.用用TTL电路驱动电路驱动4000系列和系列和74HC系列系列CMOS电路电路 根据输入、输出特性表数据可知，无论是用根据输入、输出特性表数据可知，无论是用74系列系列TTL电路作驱动门还是用电路作驱动门还是用74LS系列系列TTL电路电路作驱动门，都能在作驱动门，都能在n、m大于大于1的情况下不能满足的情况下不能满足驱动门、负载门关系式的第四式的要求。因此驱动门、负载门关系式的第四式的要求。因此必必须设法将须设法将TTL电路输出的高电平提升到电路输出的高电平提升到3.5v以上以上。最简单的解决方法是最简单的解决方法是在在TTL电路的输出端和电路的输出端和电源之间接入上拉电阻电源之间

36、接入上拉电阻Ru，如右图：，如右图：当当TTL电路的输出为高电平时电路的输出为高电平时，输出级的负载管和驱，输出级的负载管和驱动管同时截止，故有动管同时截止，故有VOH=VDD-Ru(IO+nIIH)式中的式中的IO为为TTL电路输出级电路输出级T5管截止时的漏电流。管截止时的漏电流。由于由于IO和和IIH都很小，所以只要都很小，所以只要Ru的阻值不是特别大，的阻值不是特别大，输出高电平将被提升至输出高电平将被提升至VOHVDD。在。在CMOS电路的电源电路的电源电压较高时，它所要求的电压较高时，它所要求的VIH(min)值将超过推拉式输出结值将超过推拉式输出结构构TTL电路输出端能够承受的电

37、压。在这种情况下，应电路输出端能够承受的电压。在这种情况下，应采用集电极开路输出结够的采用集电极开路输出结够的TTL门电路门电路(OC门门)作为驱作为驱动门。动门。OC门输出端三极管的耐压较高，可达门输出端三极管的耐压较高，可达30v以上。以上。Ru的取值范围的计算方法与的取值范围的计算方法与OC门外接上拉电阻的计算门外接上拉电阻的计算按下式进行：按下式进行：IHOHOHDDL(max)IIVVRmn一、用一、用TTL电路驱动电路驱动CMOS电路电路1.用用TTL电路驱动电路驱动4000系列和系列和74HC系列系列CMOS电路电路 另一种解决的方法是使用带电平偏移的另一种解决的方法是使用带电平

38、偏移的CMOS门门电路实现电平转换。电路实现电平转换。例如例如CC40109就是这种带电平就是这种带电平偏移的门电路。见下图：偏移的门电路。见下图：可见，它有两个电源输入端可见，它有两个电源输入端VCC和和VDD，当，当VCC=5v，VDD=10v，输入为，输入为1.5 v/3.5v时，输出为时，输出为9v/1v。这个输出电平足以满足后面。这个输出电平足以满足后面COMS电路对电路对输入高、低电平的要求。输入高、低电平的要求。2.用用TTL电路驱动电路驱动74HCT系列系列CMOS门电路门电路 为了能方便地实现直接驱动，又生产为了能方便地实现直接驱动，又生产了了74HCT系列高速系列高速CMO

39、S电路电路。通过改进通过改进工艺和设计，使工艺和设计，使74HCT系列的系列的VIH(min)值降值降至至2v。由输入、输出特性参数表可知，将。由输入、输出特性参数表可知，将TTL电路的输出直接接到电路的输出直接接到74HCT系列电路系列电路的输入端时，驱动门和负载门的四个关系的输入端时，驱动门和负载门的四个关系式全部能满足。因此，无需外加任何元器式全部能满足。因此，无需外加任何元器件。件。二、用二、用CMOS电路驱动电路驱动TTL电路电路1.用用4000系列系列CMOS电路驱动电路驱动74系列系列TTL电路电路第一种方法是将同一个封装内的门电路并联使用第一种方法是将同一个封装内的门电路并联使

40、用 虽然同一封装的两个门电路的参数比较一致，虽然同一封装的两个门电路的参数比较一致，但不可能完全相同，所以但不可能完全相同，所以两个门并联后的最大两个门并联后的最大负载电流略低于每个门最大负载电流的两倍负载电流略低于每个门最大负载电流的两倍。二、用二、用CMOS电路驱动电路驱动TTL电路电路1.用用4000系列系列CMOS电路驱动电路驱动74系列系列TTL电路电路 第二种方法是在第二种方法是在CMOS电路的输出端增加一电路的输出端增加一级级CMOS驱动器驱动器二、用二、用CMOS电路驱动电路驱动TTL电路电路1.用用4000系列系列CMOS电路驱动电路驱动74系列系列TTL电路电路 第三种方法

41、（找不到合适的驱动器时），即使用分第三种方法（找不到合适的驱动器时），即使用分离器件的电流放大器实现电流扩展离器件的电流放大器实现电流扩展 只要放大器的电路参数选的合理，定可做到既满足只要放大器的电路参数选的合理，定可做到既满足iB-IOH(CMOS)，又满足，又满足IOLnIlL(TTL)。同时，放大。同时，放大器输出的高低电平也符合驱动门和负载门的关系式器输出的高低电平也符合驱动门和负载门的关系式(1)、(2)的要求。的要求。2.用用4000系列系列CMOS电路驱动电路驱动74LS系列系列TTL电电路路 从输入、输出特性参数表可知，这时驱动门和负载从输入、输出特性参数表可知，这时驱动门和负

42、载门的四个关系式都能满足，故门的四个关系式都能满足，故可将可将CMOS电路的输出电路的输出与与74LS系列门电路的输入直接连接系列门电路的输入直接连接。但如果。但如果n1，则仍需采用上面讲到的这些方法才能相连。则仍需采用上面讲到的这些方法才能相连。3.用用74HC/74HCT系列系列CMOS电路驱动电路驱动74LS系系列列 TTL电路电路 根据输入、输出特性参数表给出的数据可知，无论根据输入、输出特性参数表给出的数据可知，无论负载门是负载门是74系列系列TTL电路还是电路还是74LS系列系列TTL电路，都电路，都可以直接用可以直接用74HCT系列系列CMOS门驱动门驱动，这时驱动门和，这时驱动

43、门和负载门的四个关系式同时满足。可驱动负载门的数目负载门的四个关系式同时满足。可驱动负载门的数目不难从输入、输出特性参数表中求出。不难从输入、输出特性参数表中求出。2.6 2.6 门电路的门电路的VHDLVHDL描述描述2.6.12.6.1二输入与非门、与门、或门、或非门、异二输入与非门、与门、或门、或非门、异或门的或门的VHDLVHDL程序程序(1)程序程序1 LIBRARY IEEE；USE IEEE.STD_LOGIC_1164.ALL;ENTITY nand2 IS PORT(A,B:IN STD_LOGIC;F:OUT STD_LOGIC);END nand2;ARCHITECTUR

44、E nand2_1 OF nand2 IS BEGIN F=A NAND B;END nand2_1;将将F=A NAND B中的中的NAND修改为修改为AND、OR、NOR、XOR，nand2也也作相应的修改，如作相应的修改，如and2、or2、nor2、xor2。即。即可得到二输入的与门、可得到二输入的与门、或门、或非门、异或门或门、或非门、异或门的的VHDL程序。程序。(2)程序程序2 LIBRARY IEEE；USE IEEE.STD_LOGIC_1164.ALL;ENTITY nand2 IS PORT(A,B:IN STD_LOGIC;F:OUT STD_LOGIC);END na

45、nd2;ARCHITECTURE one OF nand2 IS BEGIN T1:PROCESS(A,B)VARIABLE comb:STD_LOGIC_VECTOR(1 DOWNTO 0);BEGIN Comb:=A&B;CASE comb IS WHEN“00”=F=1；WHEN“01”=F=1；WHEN“10”=F=1；WHEN“11”=F=0；WHEN OTHERS=F=X；END CASE；END PROCESS T1；END one;与程序与程序1类似，将类似，将nand2修改为修改为and2、or2、nor2、xor2,根据二输入根据二输入的与门、或门、或非门、异或门的真值表，

46、修改：的与门、或门、或非门、异或门的真值表，修改：WHEN“01”=F=?;WHEN“10”=F=?;WHEN“11”=F=?;即可得到二输入的与门、或门、或非门、异或门的即可得到二输入的与门、或门、或非门、异或门的VHDL程序。程序。2.6.2 2.6.2 四输入与非门四输入与非门VHDLVHDL程序程序(1)程序程序1 LIBRARY IEEE；USE IEEE.STD_LOGIC_1164.ALL;ENTITY nand4 IS PORT(A,B,C,D:IN STD_LOGIC;F:OUT STD_LOGIC);END nand4;ARCHITECTURE nand4A OF nand

47、4 IS BEGIN F=NOT(A AND B AND C AND D);END nand4A;(2)程序程序2 LIBRARY IEEE；USE IEEE.STD_LOGIC_1164.ALL;ENTITY nand4 IS PORT(A,B,C,D:IN STD_LOGIC;F:OUT STD_LOGIC);END nand4;ARCHITECTURE nand4B OF nand4 IS BEGIN P1:PROCESS(A,B,C,D)VARIABLE tmp:STD_LOGIC_VECTOR(3 Downto 0);BEGIN tmp:=A&B&C&D;CASE tmp IS WH

48、EN“0000”=F=1;WHEN“0001”=F=1；WHEN“0010”=F=1；WHEN“0011”=F=1；WHEN“0100”=F=1；WHEN“0101”=F=1；WHEN“0110”=F=1；WHEN“0111”=F=1；WHEN“1000”=F=1；WHEN“1001”=F=1；WHEN“1010”=F=1；WHEN“1011”=F=1；WHEN“1100”=F=1；WHEN“1101”=F=1；WHEN“1110”=F=1；WHEN“1111”=F=0；WHEN OTHERS=FX；END CASE；END PROCESS PI；END nand4b;与二输入与非门、与门、或

49、非门、或门、异或门与二输入与非门、与门、或非门、或门、异或门VHDL程序设计类似，修改表达式程序设计类似，修改表达式F=NOT(A AND B AND C AND D)，或者根据真值表修改：，或者根据真值表修改：CASE tmp IS WHEN“0000”=F=?；WHEN“0001”=F=?；WHEN“1111”=F=?；WHEN OTHERS=F=X；END CASE；即可得到四输入的与门、或门、或非门、异或门等的即可得到四输入的与门、或门、或非门、异或门等的VHDL程序。程序。本本 章章 小小 节节 1.用以实现基本逻辑运算和复合运算的单元电用以实现基本逻辑运算和复合运算的单元电路称为路

50、称为门电路门电路。2.分立元件门电路，只介绍了与门、或门和分立元件门电路，只介绍了与门、或门和非门，通过它们可以具体地体会到与、或、非非门，通过它们可以具体地体会到与、或、非三种最基本的逻辑运算，是怎么样与半导体电三种最基本的逻辑运算，是怎么样与半导体电子线路联系起来的，也即用电子电路是怎样实子线路联系起来的，也即用电子电路是怎样实现与、或、非运算的。现与、或、非运算的。3.TTL集成门电路是本章的重点，介绍了集成门电路是本章的重点，介绍了TTL集成与非门、与门、或非门、与或非集成与非门、与门、或非门、与或非门、异或门、同或门、三态门、门、异或门、同或门、三态门、OC门、门、ECL门等。它们结

51、构特点是：由输入级、中门等。它们结构特点是：由输入级、中间级和输出级三部分组成。这三级不同组合间级和输出级三部分组成。这三级不同组合可以构成品种繁多、形式多样的可以构成品种繁多、形式多样的TTL门电门电路。熟练掌握了路。熟练掌握了TTL与非门和或非门，其他与非门和或非门，其他形式形式TTL门基本上可以派生得到。门基本上可以派生得到。4.MOS门电路，特别是门电路，特别是CMOS门电路是具门电路是具有发展前途的门电路。也可以组成与非门、有发展前途的门电路。也可以组成与非门、或非门、与或非门、异或门、同或门等。由或非门、与或非门、异或门、同或门等。由于于MOSFET在结构上具有对称性，它还可以在结构上具有对称性，它还可以构成信号传输门。此传输门除了在取样构成信号传输门。此传输门除了在取样保持、斩波电路、模数和数模转换得到广泛保持、斩波电路、模数和数模转换得到广泛应用外，同时在构成基本门方面也带来许多应用外，同时在构成基本门方面也带来许多方便。方便。5.介绍了介绍了TTL电路与电路与CMOS电路的接口问题。电路的接口问题。6.最后介绍了门电路的最后介绍了门电路的VHDL语言描述方法。语言描述方法。