rAAAPPT电路计算机辅助设计

《rAAAPPT电路计算机辅助设计》由会员分享，可在线阅读，更多相关《rAAAPPT电路计算机辅助设计（107页珍藏版）》请在装配图网上搜索。

1、 电路计算机辅助设计电路计算机辅助设计 吉林大学通信工程学院吉林大学通信工程学院 高燕梅高燕梅教学内容与要求教学内容与要求第第1 1章章 EDAEDA技术简介技术简介第第2 2章章 Verilog HDLVerilog HDL语言编程语言编程 （10学时）第第3 3章章 VHDLVHDL语言编程语言编程（4学时）第第4 4章章 MATLABMATLAB程序入门程序入门（12学时）第第5 5章章 MATLABMATLAB在电路中的应用在电路中的应用（4学时）每章有实验室上机实验每章有实验室上机实验 实验教学 成绩评定标准成绩评定标准五级分制五级分制作业加上机考核：作业加上机考核：1、作业必做，上

2、机交作业时随机考两个问题。、作业必做，上机交作业时随机考两个问题。2、点名没有缺勤，加分。、点名没有缺勤，加分。3、每次课最后有互动抢答，、每次课最后有互动抢答，3次答对，只需交作业，次答对，只需交作业，可免试。可免试。第第1章章 EDA技术简介技术简介1.1 EDA技术的主要内容技术的主要内容1.2 EDA软件系统的构成软件系统的构成1.3 EDA的工程设计流程的工程设计流程1.4 数字系统的设计方法数字系统的设计方法第第2 2章章 Verilog HDLVerilog HDL语言编程语言编程2.1 Verilog HDL2.1 Verilog HDL设计模块的基本结构设计模块的基本结构2.

3、2 Verilog HDL2.2 Verilog HDL词法构成词法构成2.3 Verilog HDL2.3 Verilog HDL的语句的语句2.4 Verilog HDL2.4 Verilog HDL模型模型2.5 Verilog HDL2.5 Verilog HDL设计电路流程设计电路流程2.6 2.6 用用Verilog HDLVerilog HDL描述逻辑电路的实例描述逻辑电路的实例第第3章章 VHDL 语言编程基础语言编程基础3.1 概述概述 3.2 VHDL程序基本结构程序基本结构 3.3 VHDL语言要素语言要素 3.4 VHDL顺序语句顺序语句 3.5 VHDL并行语句并行语

4、句 3.6 子程序子程序(SUBPROGRAM)3.7 库、程序包及其他库、程序包及其他 3.8 VHDL描述风格描述风格 3.9 基本逻辑电路设计基本逻辑电路设计 3.10 状态机的状态机的VHDL设计设计 第第4章章 MATLAB程序入门程序入门4.1基本语法基本语法4.1.1 变量及其赋值变量及其赋值4.4.2 矩阵的初等运算矩阵的初等运算4.1.3 元素群运算元素群运算4.1.4 逻辑判断及流程控制逻辑判断及流程控制4.2 基本绘图方法基本绘图方法4.2.1 M文件及程序调试文件及程序调试4.2.2 MATLAB的开发环境和工具的开发环境和工具第第5章章 MATLAB在电路中的应用在电

5、路中的应用5.1 电阻电路和动态电路电阻电路和动态电路5.2 正弦稳态电路和频率响应正弦稳态电路和频率响应5.3 二端口电路二端口电路5.4 滤波器滤波器第第1章章 EDA技术简介技术简介 1.1 EDA技术的主要内容技术的主要内容EDA是电子设计自动化（是电子设计自动化（Electronic Design Automation）的）的缩写。缩写。EDA技术就是以计算机为工具，设计者在技术就是以计算机为工具，设计者在EDA软件平台上，用软件平台上，用硬件描述语言硬件描述语言HDL完成设计完成设计文件，然后由计算机自动地完成逻文件，然后由计算机自动地完成逻辑辑编译编译、化简、分割、综合、优化、布

6、局、布线和、化简、分割、综合、优化、布局、布线和仿真仿真，直至，直至对于特定目标芯片的对于特定目标芯片的适配编译适配编译、逻辑映射和、逻辑映射和编程下载编程下载等工作。等工作。EDA技术的出现，极大地提高了电路设计的效率和可靠性，减技术的出现，极大地提高了电路设计的效率和可靠性，减轻了设计者的劳动强度。轻了设计者的劳动强度。在电子技术设计领域，在电子技术设计领域，可编程逻辑器件可编程逻辑器件（如（如CPLD、FPGA）的）的应用，已得到广泛的普及，这些器件为数字系统的设计带来了应用，已得到广泛的普及，这些器件为数字系统的设计带来了极大的灵活性。极大的灵活性。CPLD、FPGA器件可以通过器件可

7、以通过软件编程软件编程而对硬件结构和工作方式而对硬件结构和工作方式进行进行重构重构，从而使得硬件的设计可以如同软件设计那样方便快，从而使得硬件的设计可以如同软件设计那样方便快捷。促进了捷。促进了EDA技术的迅速发展。技术的迅速发展。EDA技术涉及面广，内容丰富，主要应掌握如下四个方面的技术涉及面广，内容丰富，主要应掌握如下四个方面的内容：内容：大规模可编程逻辑器件，大规模可编程逻辑器件是利用大规模可编程逻辑器件，大规模可编程逻辑器件是利用EDA技术进行电子系统设计的载体。技术进行电子系统设计的载体。FPGA和和CPLD 硬件描述语言，硬件描述语言是利用硬件描述语言，硬件描述语言是利用EDA技术

8、进行电子系技术进行电子系统设计的主要表达手段。统设计的主要表达手段。VHDL、Verilog、ABEL 软件开发工具，软件开发工具是利用软件开发工具，软件开发工具是利用EDA技术进行电子系技术进行电子系统设计的智能化的自动化设计工具。统设计的智能化的自动化设计工具。Altera的的MAX+plus II、Lattice的的ispEXPERT、Xilinx的的Foundation Series。实验开发系统，实验开发系统则是利用实验开发系统，实验开发系统则是利用EDA技术进行电子技术进行电子系统设计的下载工具及硬件验证工具。系统设计的下载工具及硬件验证工具。1 大规模可编程逻辑器件大规模可编程逻

9、辑器件 可编程逻辑器件可编程逻辑器件(简称简称PLD)是一种由用户编程以实现是一种由用户编程以实现某种逻辑功能的新型逻辑器件。某种逻辑功能的新型逻辑器件。FPGA是现场可编程门阵列的简称，是现场可编程门阵列的简称，CPLD是复杂可编程逻辑器件的简称。是复杂可编程逻辑器件的简称。高集成度、高速度和高可靠性是高集成度、高速度和高可靠性是FPGA/CPLD最明显最明显的特点，其时钟延时可小至的特点，其时钟延时可小至ns级，结合其并行工作方级，结合其并行工作方式，在超高速应用领域和实时测控方面有着非常广阔式，在超高速应用领域和实时测控方面有着非常广阔的应用前景。的应用前景。FPGA/CPLD的高可靠性

10、还表现在几乎可将整个系统的高可靠性还表现在几乎可将整个系统下载于同一芯片中，实现所谓片上系统，从而大大缩下载于同一芯片中，实现所谓片上系统，从而大大缩小了体积，易于管理和屏蔽。小了体积，易于管理和屏蔽。2 硬件描述语言硬件描述语言(HDL)常用的硬件描述语言有常用的硬件描述语言有VHDL、Verilog、ABEL。VHDL：作为：作为IEEE的工业标准硬件描述语言，在的工业标准硬件描述语言，在电子工程领域，已成为事实上的通用硬件描述语言。电子工程领域，已成为事实上的通用硬件描述语言。Verilog：支持的：支持的EDA工具较多，适用于工具较多，适用于RTL级级（寄存器转换级）和门电路级的描述，

11、其综合过程（寄存器转换级）和门电路级的描述，其综合过程较较VHDL稍简单，但其在高级描述方面不如稍简单，但其在高级描述方面不如VHDL。有专家认为，在新世纪中，有专家认为，在新世纪中，VHDL与与Verilog语言将语言将承担几乎全部的数字系统设计任务。承担几乎全部的数字系统设计任务。3 软件开发工具软件开发工具 目前比较流行的、主流厂家的目前比较流行的、主流厂家的EDA的软件工具有：的软件工具有：Altera的的MAX+plus II、升级版、升级版Quartus II；Lattice的的ispEXPERT；Xilinx的的Foundation Series。MAX+plus II是是Alt

12、era公司开发的公司开发的EDA工具软件。工具软件。Altera公司是世界上最大的可编程逻辑器件供应商之一。公司是世界上最大的可编程逻辑器件供应商之一。MAX+plus II软件是一个集成化的可编程逻辑器件开发软件是一个集成化的可编程逻辑器件开发环境，设计者能在这个环境下进行逻辑设计，完成设计环境，设计者能在这个环境下进行逻辑设计，完成设计文件的输入编辑、编译、仿真、综合、布局布线和编程文件的输入编辑、编译、仿真、综合、布局布线和编程下载等设计工作。软件界面友好、方便易学、功能全面，下载等设计工作。软件界面友好、方便易学、功能全面，是非常流行的大众化是非常流行的大众化EDA平台。平台。MAX+

13、plus II：支持原理图、：支持原理图、VHDL和和Verilog语语言文本文件，以及以波形与言文本文件，以及以波形与EDIF等格式的文件作等格式的文件作为设计输入，并支持这些文件的任意混合设计。为设计输入，并支持这些文件的任意混合设计。它具有门级仿真器，可以进行功能仿真和时序仿它具有门级仿真器，可以进行功能仿真和时序仿真，能够产生精确的仿真结果。真，能够产生精确的仿真结果。在适配之后，在适配之后，MAX+plus II生成供时序仿真用的生成供时序仿真用的EDIF、VHDL和和Verilog这三种不同格式的网表文这三种不同格式的网表文件。件。它界面友好，使用便捷，被誉为业界最易学易用它界面友

14、好，使用便捷，被誉为业界最易学易用的的EDA的软件的软件，并支持主流的第三方，并支持主流的第三方EDA工具，工具，支持所有支持所有Altera公司的公司的FPGA/CPLD大规模逻辑器大规模逻辑器件。件。4 实验开发系统实验开发系统 提供芯片下载电路及EDA实验/开发的外围资源(类似于用于单片机开发的仿真器)，供硬件验证用。一般包括：实验或开发所需的各类基本信号发生模块，包括时钟、脉冲、高低电平等；FPGA/CPLD输出信息显示模块，包括数码显示、发光管显示、声响指示等；监控程序模块，提供“电路重构软配置”；目标芯片适配座以及上面的FPGA/CPLD目标芯片和编程下载电路。自己阅读 1.2 E

15、DA软件系统的构成软件系统的构成EDA技术研究的对象是电子设计的全过程，有系统级、技术研究的对象是电子设计的全过程，有系统级、电路级和物理级电路级和物理级3个层次的设计。个层次的设计。涉及的电子系统从低频、高频到微波，从线性到非线性，涉及的电子系统从低频、高频到微波，从线性到非线性，从模拟到数字，从通用集成电路到专用集成电路构造的从模拟到数字，从通用集成电路到专用集成电路构造的电子系统，因此电子系统，因此EDA技术研究的范畴相当广泛。技术研究的范畴相当广泛。EDA软件系统应当包含以下子模块：软件系统应当包含以下子模块：设计输入子模块、设计输入子模块、设计数据库子模块、设计数据库子模块、分析验证

16、子模块、分析验证子模块、综合仿真子模块、综合仿真子模块、布局布线子模块等。布局布线子模块等。自己阅读 (1)设计输入子模块；用户编辑输入模块的设计描设计输入子模块；用户编辑输入模块的设计描述，并进行语义正确性、语法规则的检查，检查通述，并进行语义正确性、语法规则的检查，检查通过后，将用户的设计描述数据转换为过后，将用户的设计描述数据转换为EDA软件系统软件系统的内部数据格式，存入设计数据库被其他子模块调的内部数据格式，存入设计数据库被其他子模块调用。用。设计输入子模块不仅能接受图形描述输入、硬件描设计输入子模块不仅能接受图形描述输入、硬件描述语言述语言(HDL)描述输入，还能接受图文混合描述输

17、描述输入，还能接受图文混合描述输入。入。该子模块一般包含针对不同描述方式的编辑器，如该子模块一般包含针对不同描述方式的编辑器，如图形编辑器、文本编辑器等，同时包含对应的分析图形编辑器、文本编辑器等，同时包含对应的分析器。器。自己阅读 (2)设计数据库子模块：该模块存放系统提供的库单设计数据库子模块：该模块存放系统提供的库单元以及用户的设计描述和中间设计结果。元以及用户的设计描述和中间设计结果。(3)分析验证子模块：该模块包括各个层次的模拟验分析验证子模块：该模块包括各个层次的模拟验证、设计规则的检查、故障诊断等。证、设计规则的检查、故障诊断等。(4)综合仿真子模块：该模块包括各个层次的综合工综

18、合仿真子模块：该模块包括各个层次的综合工具，理想的情况是：从高层次到低层次的综合仿真具，理想的情况是：从高层次到低层次的综合仿真全部由全部由EDA工具自动实现。工具自动实现。(5)布局布线子模块：该模块实现由逻辑设计到物理布局布线子模块：该模块实现由逻辑设计到物理实现的映射，因此与物理实现的方式密切相关。例实现的映射，因此与物理实现的方式密切相关。例如，最终的物理实现可以是门阵列、可编程逻辑器如，最终的物理实现可以是门阵列、可编程逻辑器件等，由于对应的器件不同，因此各自的布局布线件等，由于对应的器件不同，因此各自的布局布线工具会有很大的差异。工具会有很大的差异。自己阅读1.3 EDA的工程设计

19、流程的工程设计流程1 源程序的编辑和编译源程序的编辑和编译 利用利用EDA技术进行一项工程设计，首先需利用技术进行一项工程设计，首先需利用EDA工工具的文本编辑器或图形编辑器将它用文本方式或图形方式具的文本编辑器或图形编辑器将它用文本方式或图形方式表达出来，进行排错编译，变成表达出来，进行排错编译，变成Verilog、VHDL文件格式，文件格式，为进一步的逻辑综合作准备。为进一步的逻辑综合作准备。常用的源程序输入方式有三种。常用的源程序输入方式有三种。(1)原理图输入方式：利用原理图输入方式：利用EDA工具提供的图形编辑器以工具提供的图形编辑器以原理图的方式进行输入。原理图输入方式比较容易掌握

20、，原理图的方式进行输入。原理图输入方式比较容易掌握，直观且方便，所画的电路原理图与传统的器件连接方式完直观且方便，所画的电路原理图与传统的器件连接方式完全一样，很容易被人接受，而且编辑器中有许多现成的单全一样，很容易被人接受，而且编辑器中有许多现成的单元器件可以利用，自己也可以根据需要设计元件。元器件可以利用，自己也可以根据需要设计元件。(2)状态图输入方式状态图输入方式：以图形的方式表示状态图进行输入。当填好时钟信号名、状态转换条件、状态机类型等要素后，就可以自动生成VHDL程序。这种设计方式简化了状态机的设计，比较流行。(3)Verilog、VHDL软件程序的文本方式软件程序的文本方式：最

21、一般化、最具普遍性的输入方法，任何支持VHDL的EDA工具都支持文本方式的编辑和编译。2 逻辑综合和优化逻辑综合和优化 将VHDL的软件设计与硬件的可实现性挂钩，需要利用EDA软件系统的综合器进行逻辑综合。综合器的功能就是将设计者在EDA平台上完成的针对某个系统项目的HDL、原理图或状态图形的描述，针对给定硬件结构组件进行编译、优化、转换和综合，最终获得门级电路甚至更底层的电路描述文件。综合器工作前，必须给定最后实现的硬件结构参数，它的功能就是将软件描述与给定硬件结构用某种网表文件的方式联系起来。综合器是软件描述与硬件实现的一座桥梁。综合过程就是将电路的高级语言描述转换成低级的，可与FPGA/

22、CPLD或构成ASIC的门阵列基本结构相映射的网表文件。自己阅读 1.4数字系统的设计方法数字系统的设计方法 数字系统设计有多种方法，如模块设计法、自顶向下设计法和自底向上设计法等。数字系统的设计一般采用自顶向下、由粗到细、逐步求精的方法。自顶向下是指将数字系统的整体逐步分解为各个子系统和模块，若子系统规模较大，则还需将子系统进一步分解为更小的子系统和模块，层层分解，直至整个系统中各子系统关系合理，并便于逻辑电路级的设计和实现为止。采用该方法设计时，高层设计进行功能和接口描述，说明模块的功能和接口，模块功能的更详细的描述在下一设计层次说明，最底层的设计才涉及具体的寄存器和逻辑门电路等实现方式的

23、描述。采用自顶向下的设计方法有如下优点采用自顶向下的设计方法有如下优点:(1)自顶向下设计方法是一种模块化设计方法。对设计的描述从自顶向下设计方法是一种模块化设计方法。对设计的描述从上到下逐步由粗略到详细，符合常规的逻辑思维习惯。由于高层上到下逐步由粗略到详细，符合常规的逻辑思维习惯。由于高层设计同器件无关，设计易于在各种集成电路工艺或可编程器件之设计同器件无关，设计易于在各种集成电路工艺或可编程器件之间移植。间移植。(2)适合多个设计者同时进行设计。随着技术的不断进步，许多适合多个设计者同时进行设计。随着技术的不断进步，许多设计由一个设计者已无法完成，必须经过多个设计者分工协作完设计由一个设

24、计者已无法完成，必须经过多个设计者分工协作完成一项设计的情况越来越多。在这种情况下，应用自顶向下的设成一项设计的情况越来越多。在这种情况下，应用自顶向下的设计方法便于由多个设计者同时进行设计，对设计任务进行合理分计方法便于由多个设计者同时进行设计，对设计任务进行合理分配，用系统工程的方法对设计进行管理。配，用系统工程的方法对设计进行管理。针对具体的设计，实施自顶向下的设计方法的形式会有所不同，针对具体的设计，实施自顶向下的设计方法的形式会有所不同，但均需遵循以下两条原则：逐层分解功能，分层次进行设计。同但均需遵循以下两条原则：逐层分解功能，分层次进行设计。同时，应在各个设计层次上，考虑相应的仿

25、真验证问题。时，应在各个设计层次上，考虑相应的仿真验证问题。自己阅读第第2章章 Verilog HDL语言语言 2.1 Verilog HDL设计模块的基本结构设计模块的基本结构Verilog HDL程序设计由模块程序设计由模块(module)构成的，构成的，设计模块的基本结构如图，设计模块的基本结构如图，一个完整的一个完整的Verilog HDL设计模块包括端口定义、设计模块包括端口定义、I/O声明、信号类型声明和声明、信号类型声明和功能描述功能描述4个部分。个部分。一、模块端口的定义一、模块端口的定义模块端口定义用来声明电路设计模块模块端口定义用来声明电路设计模块 的输入的输入/输出端口，

26、端口定义格式如下：输出端口，端口定义格式如下：module 模块名模块名（端口（端口1，端口，端口2，端口，端口3，）；）；在端口定义的括号中，是设计电路模块与外界联系的全部输入在端口定义的括号中，是设计电路模块与外界联系的全部输入/输出端口信号输出端口信号或引脚，是设计实体对外的一个通信界面，是外界可以看到的部分（不包含或引脚，是设计实体对外的一个通信界面，是外界可以看到的部分（不包含电源和接地端），多个端口之间用电源和接地端），多个端口之间用“，”分隔。例如分隔。例如1位全加器位全加器adder模块的模块的端口定义为端口定义为module adder(sum,cout,ina,inb,ci

27、n)；模块名模块名adder 二、模块内容二、模块内容 模块内容包括模块内容包括I/O声明、信号类型声明和功能描述。声明、信号类型声明和功能描述。（1）模块的）模块的I/O声明声明 模块的模块的I/O声明用来声明模块端口定义中各端口数据流动方向，包声明用来声明模块端口定义中各端口数据流动方向，包括输入括输入(input)、输出、输出(output)和双向和双向(inout)。I/O声明格式如下：声明格式如下：input 端口端口1，端口，端口2，端口，端口3，；/声明输入端口声明输入端口 output 端口端口1，端口，端口2，端口，端口3，；/声明输出端口声明输出端口例如，例如，1位全加器的

28、位全加器的I/O声明为声明为 input ina,inb,cin;output sum,cout;（2）信号类型声明）信号类型声明信号类型声明是声明设计电路的功能描述中所用的信号的数信号类型声明是声明设计电路的功能描述中所用的信号的数据类型和函数。信号的数据类型主要有连线（据类型和函数。信号的数据类型主要有连线（wire）、寄存）、寄存器（器（reg）、整型（）、整型（integer）、实型（）、实型（real）、和时间）、和时间（time）等。）等。（3）功能描述）功能描述 功能描述是功能描述是Verilog HDL程序设计中最主要的部分，用程序设计中最主要的部分，用来描述设计模块的内部结构

29、和模块端口间的逻辑关系，在电来描述设计模块的内部结构和模块端口间的逻辑关系，在电路上相当于器件的内部电路结构。功能描述可以用路上相当于器件的内部电路结构。功能描述可以用assign语语句、元件例化（句、元件例化（instantiate）方式、）方式、always块语句、块语句、initial块语句等方法来实现，通常将设计模块描述的方法称为建模。块语句等方法来实现，通常将设计模块描述的方法称为建模。用用assign语句建模语句建模 用用assign语句建模的方法很简单，只需要在语句建模的方法很简单，只需要在“assign”后面再后面再加一个表达式。加一个表达式。Assign语句一般适合对组合逻辑

30、进行赋值，称语句一般适合对组合逻辑进行赋值，称为连续赋值方式。为连续赋值方式。例例1 一位全加器的设计一位全加器的设计1位全加器的逻辑符号：位全加器的逻辑符号：sum是全加器的和输出端，是全加器的和输出端，cout是进位输出端，是进位输出端，ina和和inb是两个加数输入端，是两个加数输入端，cin是低位进位输入端。是低位进位输入端。全加器的全加器的Verilog HDL源程序如下：源程序如下：module adder1(sum,cout,ina,inb,cin);input ina,inb,cin;output sum,cout;assign cout,sum=ina+inb+cin;end

31、module “assign cout,sum=ina+inb+cin;”语句实现语句实现1位全加器的进位输出位全加器的进位输出cout与和输出与和输出sum的建模。的建模。在语句表达式中，用拼接运算符在语句表达式中，用拼接运算符“”将将cout、sum这这两个两个1位操作数拼接为一个位操作数拼接为一个2位操作数。位操作数。用元件例化（用元件例化（instantiate）方式建模）方式建模元件例化方式建模是利用元件例化方式建模是利用Verilog HDL提供的元件库实现的。提供的元件库实现的。例如，用与门例化元件定义一个三输入端与门可以写为例如，用与门例化元件定义一个三输入端与门可以写为and

32、 myand3(y,a,b,c);and是是Verilog HDL元件库中与门元件元件库中与门元件名，名，myand3是例化出的三输入端与门名，是例化出的三输入端与门名，y是与门输出端，是与门输出端，a、b、c是输入端。是输入端。用用always块语句建模块语句建模 always块语句可以产生各种逻辑，常用于时序逻辑的功能块语句可以产生各种逻辑，常用于时序逻辑的功能描述。一个程序设计模块中，可以包含一个或多个描述。一个程序设计模块中，可以包含一个或多个always语句。语句。程序运行中，在某种条件满足时，就重复执行一遍程序运行中，在某种条件满足时，就重复执行一遍always结构结构中的语句。中

33、的语句。例例2 8位二进制加法计数器的设计位二进制加法计数器的设计8位二进制加法计数器的逻辑符号如图。位二进制加法计数器的逻辑符号如图。OUT是是8位二进制计数器的输出端（位二进制计数器的输出端（8位位向量）；向量）；COUT是进位输出端（是进位输出端（1位）；位）；DATA是并行数据输入端（是并行数据输入端（8位向量）；位向量）；LOAD是计数器的预置控制输入端，是计数器的预置控制输入端，当当LOAD=1时，时，OUT=DATA；CLK是时钟控制输入端，上升沿为有效是时钟控制输入端，上升沿为有效边沿；边沿；CLR是同步复位输入端，当是同步复位输入端，当CLK的上升的上升沿到来时且沿到来时且C

34、LR=1，则计数器被复位，则计数器被复位，OUT=00000000。（逻辑符号图是由计算机对计数器电路的（逻辑符号图是由计算机对计数器电路的Verilog HDL源代码源代码编译后产生的元件符号，图中的输入编译后产生的元件符号，图中的输入/输出标识符自动被改为大输出标识符自动被改为大写，而源程序中的标识符都是小写。）写，而源程序中的标识符都是小写。）8位二进制加法计数器的位二进制加法计数器的Verilog HDL 源程序如下：源程序如下：module cnt8(out,cout,data,load,cin,clk,clr);input 7:0 data;input load,cin,clk,c

35、lr output 7:0 out;output cout;reg 7:0 out;always (posedge clk)begin if(load)out=data;else if(clr)out=b00000000;else out=out+1;end assign cout=&out;endmodule用用always块语句实现块语句实现8位二进制加法计数器的建模。位二进制加法计数器的建模。(posedge clk)是时间控制敏感函数，表示是时间控制敏感函数，表示clk上升沿到来上升沿到来的敏感时刻。每当的敏感时刻。每当clk的上升沿到来时，的上升沿到来时，always块语句中的块语句

36、中的全部语句就执行一遍。全部语句就执行一遍。“assign cout=&out;”语句产生进语句产生进位输出位输出cout，在语句中，在语句中“&out”是与的缩减运算式，只有是与的缩减运算式，只有out中数字全为中数字全为1时，结果才为时，结果才为1。用用initial块语句建模块语句建模Initial块语句与块语句与always语句类似，不过在程序中它只执行语句类似，不过在程序中它只执行1次就结束了。次就结束了。Initial块语句的使用格式块语句的使用格式：Initial Begin 语句语句1;语句语句2;:end例例3 用用Initial过程语句对测试变量赋值过程语句对测试变量赋值

37、initial begin for(addr=0;addr 大于大于=大于等于大于等于 右移右移4 结果结果A=8b00001101而而A4 结果结果A=8b00010000。条件条件操作操作符符?:操作数操作数=条件？表达式条件？表达式1：表：表达式达式2；当条件为真（值为当条件为真（值为1）时，操）时，操作数作数=表达式表达式1；为假（值为为假（值为0）时，操作数）时，操作数=表达式表达式2。三元操作符，即条件操作符有三个操作数。三元操作符，即条件操作符有三个操作数。例如例如 a？b：c若条件操作数若条件操作数a是逻辑是逻辑1，则算子返回表达式，则算子返回表达式1操操作数作数b；若若a是逻

38、辑是逻辑0，则算子返回表达式，则算子返回表达式2操作数操作数c。并接并接操作操作符符,例如例如 a,2a,b 等价于等价于a,a,b,a,b。将将1位全加器的进位位全加器的进位cout和和sum并接，表达式为并接，表达式为将两个或两个以上用逗号分隔的表达式按位连将两个或两个以上用逗号分隔的表达式按位连接在一起。还可以用常数来指定重复的次数。接在一起。还可以用常数来指定重复的次数。cout,sum=ina+inb+cin;同其他高级语言类似，各类操作符号之间有优先级之分，如下表：同其他高级语言类似，各类操作符号之间有优先级之分，如下表：优先级序号优先级序号操作符操作符操作符名称操作符名称!、逻辑

39、非、按位取反逻辑非、按位取反*、/、%乘、除、求余乘、除、求余+、-加、减加、减左移、右移左移、右移、=小于、小于等于、大于、大于等于小于、小于等于、大于、大于等于=、!=、=、!=等于、不等于、全等、不全等等于、不等于、全等、不全等&、&缩减与、缩减与非缩减与、缩减与非、缩减异或、缩减同或缩减异或、缩减同或|、|缩减或、缩减或非缩减或、缩减或非&逻辑与逻辑与|逻辑或逻辑或?：条件操作符条件操作符列表顶部是最高优先级，底部是最低优先级。列在同一行中的操作符具有相同的优先级。所有列表顶部是最高优先级，底部是最低优先级。列在同一行中的操作符具有相同的优先级。所有操作符（？：除外）在表达式中都是从左

40、向右结合的。圆括号（）用于改变优先级或使得表达操作符（？：除外）在表达式中都是从左向右结合的。圆括号（）用于改变优先级或使得表达式中运算顺序更加清晰，提高源文件的可读性。式中运算顺序更加清晰，提高源文件的可读性。（3）数值常量）数值常量 Verilog HDL中的数值常量有整型和实型两大类，分为十进制、十六进中的数值常量有整型和实型两大类，分为十进制、十六进制、八进制或二进制。若在前面加上一个正制、八进制或二进制。若在前面加上一个正“+”或负或负“”号就表示有号就表示有符号数，否则所代表的就是无符号数。在数值常量的任意位置可以随意符号数，否则所代表的就是无符号数。在数值常量的任意位置可以随意插

41、入下划线插入下划线“_”以提高可读性。以提高可读性。常量定义格式为：常量定义格式为：parameter 常量名常量名1=表达式，常量名表达式，常量名2=表达式，表达式，常量名，常量名n=表达式；表达式；parameter是常量定义关键字，常量名是用户定义的标识符，表达式为常是常量定义关键字，常量名是用户定义的标识符，表达式为常量赋值。量赋值。例如例如 parameter Vcc=5,fbus=8b11010001;Verilog HDL中的整型数值常量就是整数，有两种书写格式：一种是无中的整型数值常量就是整数，有两种书写格式：一种是无位宽的十进制表示法，如位宽的十进制表示法，如-132。第二种

42、是定义位宽和进制的表示法，这。第二种是定义位宽和进制的表示法，这种表示方法通常是无符号数。种表示方法通常是无符号数。常数书写格式是：常数书写格式是：sizebase value其中其中size是位宽，定义了数值常量的位数（长度）；是位宽，定义了数值常量的位数（长度）；base 代表这个数据的代表这个数据的进制，取值范围和相应的进制如下表；进制，取值范围和相应的进制如下表；value是一个数值常量的值，书是一个数值常量的值，书写格式与进制写格式与进制base相对应。相对应。例如例如 4h6a8c，表示一个表示一个4位十六进制数。位十六进制数。2hf5 等于等于8b11110101；8b1111x

43、xxx 等价等价2hfx；8b1101zzzz 等价等价2hdz。Verilog HDL中的进制中的进制base进制代码取值进制代码取值对应的进制对应的进制b或或B二进制二进制o或或O八进制八进制d或或D十进制十进制h或或H十六进制十六进制 Verilog HDL中的实型数值常量就是浮点数，可以用十进制与科学计数法两中的实型数值常量就是浮点数，可以用十进制与科学计数法两种形式书写。如果采用十进制格式，小数点两边必须都有数字。种形式书写。如果采用十进制格式，小数点两边必须都有数字。Verilog HDL的编程最终是与硬件相对应的。由于硬件电路中信号的逻辑的编程最终是与硬件相对应的。由于硬件电路中

44、信号的逻辑状态具有特殊性，即不仅有状态具有特殊性，即不仅有0（低电平）和（低电平）和1（高电平），还有可能是（高电平），还有可能是X（未知（未知状态）和状态）和Z（高阻态），因此（高阻态），因此Verilog HDL数值集合有四个基本值：数值集合有四个基本值：0：逻辑：逻辑0或假状态；或假状态；1：逻辑：逻辑1或真状态；或真状态；X：逻辑不确定；：逻辑不确定；Z：高阻态。：高阻态。（4）字符串）字符串字符串是双引号字符串是双引号“”“”括起来的字符序列，必须包含在同括起来的字符序列，必须包含在同 一行中，不一行中，不能多行书写。在表达式或赋值语句中作为操作数的字符串被看作能多行书写。在表达式或

45、赋值语句中作为操作数的字符串被看作ASCII值序列，即一个字符串中的每一个字符对应一个值序列，即一个字符串中的每一个字符对应一个8位位ASCII值。值。（5）标识符）标识符标识符是模块、寄存器、端口、连线、示例和标识符是模块、寄存器、端口、连线、示例和begin-end块等元素的块等元素的名称，是赋给对象的唯一的名称。标识符可以是字母、数字、名称，是赋给对象的唯一的名称。标识符可以是字母、数字、$符和符和下划线下划线“_”字符的任意组合序列。字符的任意组合序列。定义标识符规则：定义标识符规则：首字符不能是数字，必须以字母或下划线首字符不能是数字，必须以字母或下划线“_”开头。开头。字符数不能多

46、于字符数不能多于1024。标识符区分大小写。标识符区分大小写。不要与关键字同名。不要与关键字同名。例如例如 ina、inb、adder、adder8、name_adder是正确的，而是正确的，而1a?b是错误的。是错误的。（6）关键字）关键字关键字是关键字是Verilog HDL预先定义的专用词。在预先定义的专用词。在IEEE标准标准Verilog HDL 1364-1995中规定了中规定了102个关键词，都采用小写形式。关键词有个关键词，都采用小写形式。关键词有其特定和专有的语法作用，用户不能再对它们做新的定义。其特定和专有的语法作用，用户不能再对它们做新的定义。关键字关键字Alwaysan

47、dAssignattributeBeginBufBufif0Bufif1CaseCasexCasezCmosDeassignDefaultdefparamDisableedgeelseendendattributeendcaseendfunctionendmoduleendprimitiveendspecifyendtableendtaskeventforforceforeverforkfunctionhighz0 highzlifinitialinoutinputintegerjoinlargemacromodulemediummodulenandnegedgenmosnornotnotif

48、0 notifloroutputparameterpmosposedgeprimitivepull0pull1pulldownpulluprcmosrealrealtimeregreleaserepeat rtraniflscalaredsignedsmallspecifyspecpramstrengthstrong0strong1supply0supply1tabletasktimetrantranif0tranif1 tritri0tri1triandtriortritegunsignedvectoredwaitwandweak0weak1whilewireworxnorxor （7）变量

49、）变量变量是在程序运行时其值可以改变的量。在变量是在程序运行时其值可以改变的量。在Verilog HDL中，变量分为网中，变量分为网络型（络型（nets type）和寄存器型（）和寄存器型（register type）两种。）两种。网络型变量网络型变量nets型变量是输出值始终根据输入变化而更新的变量，一般用来定义硬型变量是输出值始终根据输入变化而更新的变量，一般用来定义硬件电路中的各种物理连线。件电路中的各种物理连线。Verilog HDL提供了多种提供了多种nets型变量。型变量。常见的常见的nets型变量及说明型变量及说明类型类型功能说明功能说明wire、tri连线类型（两者功能完全相同

50、）连线类型（两者功能完全相同）wor、trior具有线或特性的连线（两者功能一致）具有线或特性的连线（两者功能一致）wand、triand具有线与特性的连线（两者功能一致）具有线与特性的连线（两者功能一致）tri1、tri0分别为上拉电阻和下拉电阻分别为上拉电阻和下拉电阻supply1、supply0分别为电源（逻辑分别为电源（逻辑1）和地（逻辑）和地（逻辑0）s1s2s3 寄存器型变量寄存器型变量register型变量是用来描述硬件系统的基本数据对象。作为一种数值容型变量是用来描述硬件系统的基本数据对象。作为一种数值容器，可以容纳当前值，也可以保持历史值。与寄存器的记忆功能相对应，器，可以容

51、纳当前值，也可以保持历史值。与寄存器的记忆功能相对应，可以作为模块各器件间的信息传递通道。可以作为模块各器件间的信息传递通道。register型变量与型变量与wire型变量的区别在于型变量的区别在于register型变量需要被明确的型变量需要被明确的赋值，赋值，并且在重新赋值前一直保持原值。并且在重新赋值前一直保持原值。register型变量是在型变量是在always、initial等过程语句种定义，并通过过程语句赋值。等过程语句种定义，并通过过程语句赋值。常见的常见的register型变量及说明型变量及说明类型类型功能说明功能说明reg常用的寄存器型变量常用的寄存器型变量integer32位

52、带符号整数型变量位带符号整数型变量real64位带符号实数型变量位带符号实数型变量time无符号时间型变量无符号时间型变量2.3 Verilog HDL的语句的语句Verilog HDL的语句包括赋值语句、条件语句、循环语句、结构声明语的语句包括赋值语句、条件语句、循环语句、结构声明语句和编译预处理语句等类型，每一类语句又包括几种不同的语句。在这句和编译预处理语句等类型，每一类语句又包括几种不同的语句。在这些语句中，有些语句属于顺序执行语句，有些语句属于并行执行语句。些语句中，有些语句属于顺序执行语句，有些语句属于并行执行语句。（1）赋值语句）赋值语句在在Verilog HDL中，赋值语句常用

53、于描述硬件设计电路输出与输入之间中，赋值语句常用于描述硬件设计电路输出与输入之间的信息传送，改变输出结果。的信息传送，改变输出结果。Verilog HDL有有4种赋值方法：门基元、连种赋值方法：门基元、连续赋值、过程赋值和非阻塞赋值。续赋值、过程赋值和非阻塞赋值。门基元赋值语句门基元赋值语句门基元赋值语句的格式为：门基元赋值语句的格式为：基本逻辑门关键字基本逻辑门关键字 （门输出，门输入（门输出，门输入1，门输入，门输入2，门输入，门输入n）；）；例如例如 4输入与非门的门基元赋值语句为输入与非门的门基元赋值语句为 nand(y,a,b,c,d);/与语句与语句assign y=(a&b&c&

54、d)等效等效 连续赋值语句连续赋值语句连续赋值语句的关键字连续赋值语句的关键字assign，赋值符号是，赋值符号是“=”，赋值语句的格式为，赋值语句的格式为 assign 赋值变量赋值变量=表达式；表达式；例如例如 assign y=(a&b&c&d)；连续赋值语句的连续赋值语句的“=”两边的变量都应该是两边的变量都应该是wire型变量。在执行中，输出型变量。在执行中，输出y的变化跟随输入的变化跟随输入a、b、c、d的变化而变化，反映了信息传送的连续性。的变化而变化，反映了信息传送的连续性。连续赋值语句用于逻辑门和组合逻辑电路的描述。连续赋值语句用于逻辑门和组合逻辑电路的描述。例例1 四输入端

55、与非门的四输入端与非门的Verilog HDL源程序源程序 module example1(y,a,b,c,d);output y;input a,b,c,d;assign#1 y=(a&b&c&d);/#1表示输出与输入信号之间具有表示输出与输入信号之间具有1个单位的时间延迟个单位的时间延迟 endmodule 过程赋值语句过程赋值语句过程赋值语句出现在过程赋值语句出现在initial和和always块语句中，赋值符号是块语句中，赋值符号是“=”，语句格式为：，语句格式为：赋值变量赋值变量=表达式；表达式；过程赋值语句过程赋值语句“=”左边的赋值变量必须是（寄存器）左边的赋值变量必须是（寄存

56、器）reg型型变量，其值在该语句结束时即可得到。变量，其值在该语句结束时即可得到。如果一个块语句中包含若干条过程赋值语句，按顺序一条一如果一个块语句中包含若干条过程赋值语句，按顺序一条一条执行，前面的语句没完成，后面的语句就不能执行。条执行，前面的语句没完成，后面的语句就不能执行。因此，过程赋值语句也称为阻塞赋值语句。因此，过程赋值语句也称为阻塞赋值语句。非阻塞赋值语句非阻塞赋值语句非阻塞赋值语句也是出现在非阻塞赋值语句也是出现在initial和和always块语句中，赋值符号是块语句中，赋值符号是“=”，语，语句格式为：句格式为：赋值变量赋值变量=表达式；表达式；非阻塞赋值语句非阻塞赋值语句

57、“=”左边的赋值变量必须是（寄存器）左边的赋值变量必须是（寄存器）reg型变量，其值在型变量，其值在块语句结束时才可得到，与过程赋值语句不同。块语句结束时才可得到，与过程赋值语句不同。例如例如 下面的块语句包含下面的块语句包含4条赋值语句条赋值语句 always (posedge clock)m=3;n=75;n=m;r=n;语句执行结束后，语句执行结束后，r的值是的值是75，而不是，而不是3，因为第，因为第3行是非阻塞赋值语句行是非阻塞赋值语句“n=m”，该语句要等到本块语句结束时，该语句要等到本块语句结束时，n的值才能改变。的值才能改变。块语句的块语句的“(posedge clock)”是

58、定时控制敏感函数，表示时钟信号是定时控制敏感函数，表示时钟信号clock的的上升沿到来的敏感时刻。上升沿到来的敏感时刻。例例2 上升沿触发的上升沿触发的D触发器的触发器的Verilog HDL源程序源程序 module D_FF(q,d,clock);input d,clock;/属于属于wire型变量，由隐含规则定义。型变量，由隐含规则定义。output q;/属于属于reg型变量型变量 reg q;always (posedge clock)q=d;endmodule（2）条件语句）条件语句条件语句包含条件语句包含if语句和语句和case语句，它们都是顺序语句，应放在语句，它们都是顺序语句

59、，应放在always块中。块中。if语句语句完整的完整的Verilog HDL的的if语句结构如下：语句结构如下：if（表达式）（表达式）begin 语句；语句；end else if（表达式）（表达式）begin 语句；语句；end else begin 语句；语句；end在在if语句中，语句中，“表达式表达式”是逻辑表达式或关系表达式，也可以是位宽为是逻辑表达式或关系表达式，也可以是位宽为1位的位的变量。变量。系统对表达式的值进行判断，系统对表达式的值进行判断，若为若为0，x，z按按“假假”处理；若为处理；若为1，按，按“真真”处理，执行指定的语句。处理，执行指定的语句。例例3 8线线-3

60、线优先编码器的设计线优先编码器的设计8线线-3线优先编码器的功能表线优先编码器的功能表 module code(y,a);input7:0 a;output2:0 y;reg2:0 y;always (a)begin if(a7)y=3b111;else if(a6)y=3b110;else if(a5)y=3b101;else if(a4)y=3b100;else if(a3)y=3b011;else if(a2)y=3b010;else if(a1)y=3b001;else y=3b000;end endmodule输入输入输出输出in0 in1 in2 in3 in4 in5 in6 i

61、n7out2 out1 out0 x x x x x x x 0 x x x x x x 0 1 x x x x x 0 1 1 x x x x 0 1 1 1 x x x 0 1 1 1 1 x x 0 1 1 1 1 1 x 0 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 1 1 1 1 0 1 0 1 1 0 0 0 1 1 0 1 0 0 0 1 0 0 0 case语句语句case语句是一种多分支的条件语句，语句是一种多分支的条件语句，case语句的格式为：语句的格式为：case（表达式）（表达式）选择值选择值1：语句语句1；选择值选择值2：语句语句2；选择值选择值n

62、：语句语句n；default:n+1 endcase执行执行case语句时，首先计算表达式的值，然后执行条件句中语句时，首先计算表达式的值，然后执行条件句中相应的相应的“选择值选择值”的语句。当所有的条件句的的语句。当所有的条件句的“选择值选择值”与表与表达式的值不同时，则执行达式的值不同时，则执行“default”后的语句。后的语句。default可以省可以省略。略。case语句多用于数字系统中的译码器、数据选择器、状态机语句多用于数字系统中的译码器、数据选择器、状态机及微处理器的指令译码器等电路的描述。及微处理器的指令译码器等电路的描述。例例4：用：用case语句描述语句描述4选选1数据选

63、择器数据选择器控制信号控制信号s1,s2有有4种组合，控制种组合，控制a,b,c,d中的一个数据送到输出端。中的一个数据送到输出端。4选选1数据选择器数据选择器Verilog HDL的描述如下：的描述如下：module mux41(z,a,b,c,d,s1,s2);input s1,s2;input a,b,c,d;output z;reg z;always (s1 or s2)begin case(s1,s2)2b00:z=a;2b01:z=b;2b10:z=c;2b11:z=d;endcase end endmodulecase语句还有两种变体形式，语句还有两种变体形式，casez和和ca

64、sex语句。与语句。与case语句的区别是语句的区别是不考虑语句中的高阻不考虑语句中的高阻z和未知和未知x的那些位，只关注其他位的比较结果。的那些位，只关注其他位的比较结果。s1 s2z0 00 11 01 1abcd4选选1数据选择器功能表数据选择器功能表 （3）循环语句）循环语句循环语句包含循环语句包含for语句、语句、repeat语句、语句、while语句和语句和forever语语句句4种。种。for语句语句for语句的格式为：语句的格式为：for（循环指针（循环指针=初值；循环指针初值；循环指针 终值；循环指针终值；循环指针=循环指循环指针针+步长值）步长值）begin 语句；语句；e

65、ndfor语句可以是一组语句重复执行，语句中的参数一般属于语句可以是一组语句重复执行，语句中的参数一般属于整型变量或常量。语句重复执行的次数由语句中的参数确定。整型变量或常量。语句重复执行的次数由语句中的参数确定。即即 循环重复次数循环重复次数=（终值（终值-初值）初值）/步长值步长值 例例5：8位奇偶校验器的描述位奇偶校验器的描述用用a表示输入信号，长度为表示输入信号，长度为8位的向量。在程序中，用位的向量。在程序中，用for语句对语句对a的值，逐位的值，逐位进行模进行模2加运算（即异或加运算（即异或XOR），循环指针变量），循环指针变量n控制模控制模2加的次数。加的次数。11100110

66、奇数个奇数个1循环变量的初值为循环变量的初值为0，终值为，终值为8，因此，控制循环共执行了，因此，控制循环共执行了8次。次。例例5 用用Verilog HDL对对8位奇偶校验器的描述如下：位奇偶校验器的描述如下：module test8(a,out);input7:0 a;output out;reg out;integer n;always (a)begin out=0;for(n=0;n=b)max=a;else max=b;end endfunction函数调用的格式如下函数调用的格式如下 函数名函数名（关联参数表）；（关联参数表）；函数调用一般是出现在模块、任务或函数语句中。通过函数的调用来函数调用一般是出现在模块、任务或函数语句中。通过函数的调用来完成摹写数据的运算或转换。例如，调用上例中求最大值函数的语句完成摹写数据的运算或转换。例如，调用上例中求最大值函数的语句为为 peak=max(data,peak);其中，其中，data和和peak是与函数定义的两个参数是与函数定义的两个参数a、b相关联的关联参数。相关联的关联参数。通过函数的调用，求出通过函数的调用，求出data和