新型封装器件对smt的影响

《新型封装器件对smt的影响》由会员分享，可在线阅读，更多相关《新型封装器件对smt的影响（11页珍藏版）》请在装配图网上搜索。

1、新型封装器件对smt的影响新型封装器件对SMT的影响电子工业的迅猛发展令人咋舌，随着人们对尺寸更小、性能更高和价格更加便宜的电路的需求不断增长，推动着新型封装器件不断地涌现。在全球范围内的所有设备制造厂商、材料供应厂商和电子产品制造厂商均面临着新的商机和挑战。在此形势下，有关制造设备的更新加快、元器件的贴装愈加准确。在元器件封装尺寸愈来愈小的情况下，SMT(SurfaceMountTechnology表面贴装技术)继续在电子装配领域扮演一个关键的角色，甚至在微电子和半导体封装中也是如此。 在80年代，人们对电子电路小型化和I/O引线数提出了更高的要求。虽然SMT使电路组装具有轻、薄、短小的特点

2、，它对于具有大量引线数的精细间距元器件的引线间距以及引线共平面度也提出了更为严格的要求，但是由于受到加工精度、可生产性、成本和组装工艺的制约，一般认为QFP(QuadFlatpack矩型扁平封装)器件间距的极限为0.3mm,这就大大限制了高密度组装的发展。另外，由于精细间距QFP器件对组装工艺要求严格，使其应用受到了限制，为此美国一些公司就把注意力放在开发和应用比QFP器件性能更为优越的BGA(BallGridArray球栅阵列)器件上。 目前一些表面阵列封装器件步入元器件主流领域，与传统的表面贴装器件进行着有力的竞争，从而也对以往常规的SMT技术发出了挑战，本文试图就新型封装器件对SMT的影

3、响作一介绍。 一、步入元器件主流领域的新型封装器件 新型封装器件主要是以表面阵列器件为主，在电子工业中使用阵列技术有着不少的优点。一般而言，采用阵列技术的封装器件在与有引脚表面贴装器件采用相同引脚数量的情况下，脚与脚之间的距离明显减小。同时采用阵列封装的元器件趋于更加耐用，所以它们在装配的过程中，不容易发生损坏现象。使用阵列技术能够显著地降低工艺处理中所产生的缺陷。通过阵列封装器件的内在特点很容易被连接至印刷电路板上去。 目前电子工业中所使用的具有高性能和大量引脚数量的器件之中，鸥翼型、QFP器件，将继续占据着主要的地位。但是我们无论是从机械制造PCB实际状况的前景来看，还是从电性能的前景来看

4、，使用BGA和CSP(ChipScalePackages芯片规模封装)器件形式，都有着明显的优势。但现在许多PCB的设计中，继续使用着QFP器件。对于有关电子产品制造厂商而言，向BGA和CSP器件方向的转变，意味着要求学习新的设计和电路布线规则，找寻新的封装器件供应厂商。并且将带来如何满足PCB的装配、测试和工艺控制技术等一系列新问题。 现在尚有许多公司不愿意接受这一变化，另外又由于具有大量引脚的、各式各样的鸥翼器件能够从市场上获取，所以鸥翼型和QFP器件仍将在市场上流行。但BGA、CSP等新型封装形式正在步入主流产品世界，NEPCON（NationalElectronicPackaginga

5、ndProductionConference美国国家电子组装和生产联合会）的TAC(TechnologyAdvancementCenter技术创新中心)在关注最新推出的QFP器件同时，同样也将目光对准最新的BGA器件等封装形式。目前TAC将PBGA(PlasticBallGridArray塑料封装球栅阵列)、TBGA（TapeBallGridArray带载球栅阵列）、MQFP(metricquadflatpacks公制矩型扁平封装)、TQFP（Thinquadflatpack簿形矩型扁平封装）和EDQVADQFP器件作为研究的重点。 随着广泛的各式各样的具有大量引脚的新型封装器件被引入电子产品

6、中，对SMT技术提出了挑战。 二、常见新型封装器件的贴装考虑 1、塑料封装BGA（PBGA） PBGA是现在可以获取的种类最多的一种BGA器件，在设计时考虑能够满足要求使用100500条互连的应用要求。这种封装可以作为具有大量引脚数量的QFP器件和簿型QFP器件的整体替代品。这种器件具有管芯向上的形状，这里管芯通过引线键合连接至一块多层基片上，以实现从管芯连接焊盘至封装焊料球面的电信号配线。层压板使用标准的、微细引线的制作方式，以及钻孔技术。在保持低阻抗的同时，提供电信号的线路布线。层压板和整个模塑塑料结构具有与PCB基片，尤其是多层FR-4板非常接近的CTE(coefficientofthe

7、rmalexpansion热膨胀系数)。焊料球提供了在元器件封装和PCB之间的物理和电气连接。目前采用低共熔点合金的焊料球，其间距包括1.0mm、1.27mm和1.50mm。 在1999年TAC推出的生产线上所呈现的PBGA器件有着多种的尺寸，包括在一个35mm2大小的PBGA器件上有着388个组件；在一个27mm2大小的PBGA器件上有256个组件；在一个23mm2大小的PBGA上有着208个组件。使用标准的SMT工艺方式，PBGA很容易被固定连接。但是像所有的BGA器件一样，可能需要增加一个灰度摄像机至贴装设备上，从而使得在装配操作期间所有的在封装底部的焊球都能够被检测到。这些封装器件比起

8、“传统”的精细间距元器件来说，所产生的工艺操作困难较小。这是因为它们对I/O间距的要求不严格，在再流焊接期间具有克服贴装歪扭的能力。PBGA器件可能对潮湿相当敏感，所以必须实施严格的过程控制。PBGA器件比起QFP器件来说不易产生碎裂，这是因为焊料球与薄薄引脚的易碎性相比，具有较好的强度的缘故。PBGA器件目前来看是能够替换具有大量引脚数量的QFP封装器件的，它是在市场上可以获取的价格最低且具有大量引脚数量的BGA封装器件。 2、带载球珊阵列封装（TBGA） TBGA或者SuperBGA器件常常被应用在要求使用较低的外轮廓形状，同时又要求具有优异的热传导性能的场合之中。对于TBGA器件来说，较

9、为理想的可以满足应用要求的互连点要求为60600个，这里通常使用一个可以容纳一个散热器的QFP。在具有高热应用的场合中，TBGA器件就热性能、电性能和可靠性来说，显然要优于另一个选择方案中的PBGA器件、常规的QFP器件和热增强型QFP器件。TBGA器件拥有一个向下凹坑结构形式的管芯，该管芯被安置在一个完整的铜散热器上。该散热器对封装器件而言，起到了加强肋和载体的作用。管芯通过引线被键合至一个簿簿的（0.075mm厚）柔性化聚酰亚胺绝缘基片上，通过粘接剂粘接至铜散热器上，从而提供良好的封装器件刚性和热量散发的能力。尽管铜散热器和PCB之间的热膨胀系数，比起PBGA器件来说有相当大的差异，但柔性

10、化绝缘基片和低共熔点焊点的组合，相当于在金属部件和电路板之间建立了一个CTE的缓冲层。焊料球在封装器件和电路板之间形成了物理和电气连接。现在对于SuperBGA器件来说，采用低共熔点63Sn/37Pb焊料球；而对于TBGA器件来说，采用62Sn/36Pb/2Ag的焊料球，球的间距可分别为1.0mm、1.27mm和1.50mm。 近期在美国NEPCONWest99展览会上，TAC推出的生产线上所展示的TBGA为3535mm的器件，它具有352个焊料球，它们以1.27mm的间距呈现出周边阵列形式排列。这种器件很容易使用标准的SMT工艺处理方式进行安置。一般情况下要求使用元器件灰度识别摄像机，以进行

11、焊料球实际形态和损坏情况的检验。与PBGA封装器件相比较，TBGA器件可以提供更加良好的热耗散性能，这主要是归于它采用了金属结构的缘故，但是这样一来引发了显著的价格上升。 3、采用公制尺寸的矩型扁平封装（MQFP） MQFP封装器件是当今最普遍采用的、且性能价格比较好的具有大量引脚数量的元器件。MQFP器件的尺寸范围从1010mm，一直到4040mm；引脚数量的范围从44至304条引脚。无论是尺寸还是引脚数量均符合在JEDEC（JointElectronicDeviceEngineering电子器件工程联合会）规范中，对矩型扁平封装器件的有关规定。许多MQFP封装器件能够将管芯紧靠一金属散热器

12、进行安置，以增强其热传导性能。在MQFP器件家族中的EDQUAD器件，可以允许将管芯直接安置在一个完整的铜散热器上。它可以采用管芯向上的形式，也可以采用管芯向下的形式。采用管芯向下的形式时，可以将散热器安置在MQFP器件的顶部，使其暴露在周围的空气环境中，以增加热耗散性能。在这种结构形式之中，可以采用外置的翅片型散热器，以进一步增强热耗散性能。采用管芯向上的形式时，铜制散热器可以被隐藏在元器件体的下方，通过导热粘接剂或者焊料与母板实现互连，以实现将元器件上的热量传递至PCB上面。但是当对MQFP器件增强热设计能力的同时，却意味着费用的增加。虽然因为在增加热设计性能的同时，增加了费用的支出，但当

13、我们从整个产品的整体性能上来考虑时，可以认为在封装器件上增加这些费用是合算的。 在美国NEPCONWest99展览会中TAC推出的生产线上，一些MQFP封装器件被安置在不同的电路板上面。在TAC推出的波峰焊接生产线上所显示的EDQUADMQFP封装器件是一种具有240条引脚，引脚中心线至中心线的间距为0.5mm，元器件的尺寸为3232mm。该封装器件采用了管芯向下的形式，所以整个铜散热器被暴露在空气之中。其供料形式采用了标准的JEDEC塑料模压托架。 4、直接芯片连接（DCA） 直接芯片连接（directchipattach简称DCA）技术，顾名思义就是将硅集成电路（管芯）直接安置在电路板上面

14、。它又可以分为两种非常普遍的连接形式：倒装芯片（flipchip简称FP）和板上芯片(chip-on-board简称COB)。而每一项技术都有着不同的变化形式，下面分别介绍。 (1)倒装芯片 倒装芯片的基本思路是使用一个硅管芯，通过类似凸缘连接的方式连接至相当标准的引线键合焊盘上，这种具有凸缘的器件直接与PCB实现互连。这种倒装芯片所具有的优点包括能够降低阻抗和增强电性能，这是由于降低了管芯至基片的互连距离，这样也就能够增加频率。极小的尺寸是一项很重要的优点，它能够有效地降低板的空间要求，最终形成产品的小型化、微型化。对倒装芯片而言，同样也存在着不少的缺点。其中包括：需要采用特殊的工艺处理方式

15、和特殊的材料，以可靠地固定倒装芯片；硅管芯与绝大多数普遍采用的有机物基片之间存在着很大的热膨胀系数失谐现象；以及在实施对倒装芯片的测试工作时是相当困难的。 对于那些必须使用倒装芯片的公司来说，有关凸缘冶金技术（bumpmetallurgies）能够从管芯凸缘制造公司处获得。凸缘冶金技术包括：低共熔点焊料、高温焊料、镍/金和导电粘接剂。一般情况下，绝大多数凸缘冶金技术采用低共熔点焊料，然而由于导电粘接剂可以很方便地通过筛网印刷印刷至管芯连接焊盘上，所以使用粘接倒装芯片的作法增加了。使用高铅焊料凸缘的传统C4倒装芯片占领了高端、高可靠性产品的市场份额，很大的容量证明采用高温焊料的管芯凸缘的费用是可

16、以被接受的。 在TAC中，使用了两种不同类形的倒装芯片：低共熔点焊料凸缘芯片和高温焊料凸缘芯片。倒装芯片的使用包括装配工艺处理，它比起在SMT组装中所使用的来说显得更加复杂。为了能够有效地实现低共熔点倒装芯片的工艺处理，一般焊剂涂覆装置和管芯粘接装置，应用在管芯凸缘或者安装焊盘上的局部焊剂涂覆中，以精确地贴装管芯。在TAC中，管芯的低共熔点焊料熔化采用表面贴装器件的支座进行物质的再流处理，有时需要采用局部的粘接工艺。一旦倒装芯片连接至了板上，涂布装置将围绕倒装芯片的一侧或者两侧进行底部填充材料的涂布，以实现管芯凸缘与PCB的物理连接。 高温管芯凸缘要求采用下面数种连接媒介中的一种：导电粘接剂、

17、再流密封胶或者导电粘接薄膜。当采用这些工艺方式中的任何一种时，除了要求满足对表面贴装器件连接的一般要求以外，还要求增添一些关键的设备。 （2）板上芯片 对板上芯片的工艺处理中的基本方式包括将IC直接连接至PCB上，这种形式非常类似于在一般情况下被连接至元器件封装的引脚框架上。对于板上芯片而言，既有优点也有缺点。其优点包括通过标准的组装有效地降低了对不动产的投资；通过缩短导线的通道，获得了高性能的效果；以及实现板上芯片的工艺处理方式已经被半导体工业使用了25年，所以相对来说颇为成熟。它的缺点包括需要特殊的贴装工艺处理和材料，以满足将COB管芯连接至PCB上；需要高纯净、在PCB上具有可实施引线键

18、合的焊盘，以满足管芯至板的电气互连；以及需要确认好管芯（KnownGoodDie简称KGD），以确保管芯的性能参数。 在TAC推出的生产线上的COB管芯被连接在一TBGA带状物上，以形成TBGA器件。器件的物理连接可以通过采用一填充有银粉的管芯连接粘接剂，以满足导热的需要。IC通过电连接至带条上，在管芯上采用金球与铝连接，在带条上采用金与金的连接。这种特殊的管芯被互连至一个具有352条I/O的TBGA封装器件上。 三、结束语 本文介绍了当今一些颇为热门封装器件在SMT生产线上的一些情况，在未来十年内，BGA器件将有望作为一匹黑马，以满足高I/O产品的需求。目前BGA器件作为一项值得注意的封装型

19、式，继续比预期快速地获得市场份额。BGA器件迅速被市场所接受的原因大致可分为三个方面：1）由于它能够使生产厂商有效地使用已经建立起来的表面贴装（SMT）基础设施，所以不会有更多的设备更新的要求。事实上，使用低共熔点焊料球的BGA器件能够使用已经拥有的SMT基础设施，提供更加优良的性能。据有关资料介绍，它可以降低10倍以上的故障率。2）BGA器件可以提供更加优良的电性能。3）BGA器件可以大大提高I/O的数量。 当我们回眸过去时，可以展望未来的IC封装发展趋势： (1)I/O数量将继续增加； (2)引脚或者焊球之间的间距将继续下降； (3)器件封装将继续朝更薄、更轻的方向发展； (4)IC芯片上

20、的焊盘间距将更小； (5)随着市场需求的增加，表面阵列互连形式将继续增长； (6)多层封装将继续伴随着市场需求而获得增长； (7)专业化的硅器件制造厂商将几乎不用外封装。 目前，市场上对小批量规格、生产周期短的集成电路封装很亲睐，因为许多新产品开发需要它们。另外，能够按照用户要求定制的，以及具有良好处理能力的集成电路封装也很受欢迎。愈来愈多的产品用户要求采用专用化封装，当然是以商品化的价格。新型的封装需要采用定制的方式，以满足特殊的芯片或者应用的需要。生产厂商在上述各式各样要求中，需要进行综合优化平衡，力求能够与各自已有的设备相互适应和融合，并进一步加强和完善己有的SMT生产线。 SMT工艺技

21、术基础之认识半导体元器件封装技术(二)PQFP（Plastic Quad Flat Package）封装PQFP封装的发展曾经推动了塑料封装SMD的流行。这种器件的I/O管脚采用引线结构，它由许多从正方形器件四边伸出的引线组成，引线结构的材料一般是铜。器件中央的芯片靠die-bonding的方法与引线结构连在一块儿；半导体集成块的I/O则采用金线与引线结构的相应引线连接起来，这个过程叫键合（wire-bonding）。键合的传统方法是热声金球契入法（thermosonic gold ball wedge bonding）。最后用塑料浇铸到半导体集成块上面，同时引线被剪切成型（管脚就形成了）。图

22、1-6（a）是PQFP解剖图。PQFP的管脚就像海鸥的翅膀（翼形），而PLCC的管脚是J型的，并弯向器件的底部。QFP的管脚间距为0.5mm时是比较合适的，其制造和组装（SMA，Surface Mount Assemble）工艺性都比较好。考虑到封装成型能力和管脚长度对电气性能的影响，一般认为当QFP的外框面积（不含管脚）超出30mm2时，就不太理性了。鉴于此，对于0.5mm pitch的QFP，其I/O管脚数要限定在200个左右。现在，有些IC制造商已经推出了0.4mm pitch的QFP。从图1-7可以看到基于PQFP技术的各种塑料封装SMD的尺寸差异。陶瓷或塑料QFP、PLCC多用于封装

23、门阵列和标准蜂窝逻辑集成电路以及微处理器。而在存储器（SRAM、DRAM）和线性半导体等这类元器件中经常会看到SOP、SOJ的踪影。但不论是以上提到的任何一种种封装形式，其管脚数目都会受到成型能力和封装尺寸最小化需求的限制。4、 PGA（Pin Grid Array）与PAC（Pad Array Carrier）图1-8（a）描述了LCC（Leadless Chip Carrier）与PAC的差别。显然，随着有源器件I/O管脚的增加，对于I/O管脚分布在四周的封装形式，其整个尺寸也以惊人的速度庞大起来，这与封装尺寸最小化趋势背道而驰。从图1-8（b）可以看出不同封装形式的管脚数与芯片表面积的变

24、化关系。很明显，对于大规模和超大规模集成电路，当半导体元器件的I/O管脚数超过100时，PGA和PAC封装具有不可替代的优势。5、球形阵列封装BGA是封装形式的一大进步，封装材料有塑料或陶瓷等。图1-9是PBGA的剖面图。PBGA的焊球一般为可回流的共晶合金Sn62Pb36Ag2或Sn63Pb37，在焊接时自对中能力很好；CBGA和TBGA的焊球为Sn10Pb60，熔点温度很高（304度左右），在回流焊时不会融化，其自对中能力较差。随着无铅化的逐步实施，大部分BGA器件开始采用SnAgCu作为引脚材料，BGA封装（塑料或者陶瓷）具有很多优点：1、可以提高集成密度和组装密度。1.27、1.0、0

25、.8、0.5mm pitch的BGA已经非常流行。2、SMA工艺性能较好。由于植在BGA底部的焊球（一般为SnPb共晶合金），其焊料充足，对于1.27、1.0mm pitch的BGA其焊接质量足以达到6- sigma的水平。而且，球形管脚不像细间距QFP那样容易变形。3、 外形尺寸小。其厚度已经可以做到1mm。4、具有优异的电气性能。其球形管脚短小精悍，因此连接阻抗和介电常数低，其基材可以采用低耗散的材料。从表1-1可以看出BGA管脚数在近几年可能发生的变化。在2000年，近60的BGA，其管脚间距是1.27mm或1.00mm，其他BGA的管脚间距为0.8mm或0.5mm。到2004年，有人估

26、计将会有近60的BGA的管脚间距变为0.8mm或0.5mm，有一部分则会更小。6、芯片级封装近几年来，BGA的封装尺寸在不断减小，为了进一步提高封装效率（封装的外部尺寸与内部芯片尺寸的比率），出现了一种新型的封装形式：CSP。它的外形尺寸最多比内部的集成电路芯片大20。其管脚间距一般为0.81mm，或者更小，如0.5mm。CSP提供了比BGA更短互连、更高密度和更高可靠性的组装，而且其组织工艺并不像倒装焊接那么复杂。CSP返修困难，而且容易破碎（对于自动程度不高的工厂，必须慎重考虑是否要大量采取CSP），目前这是它的最大缺点。7、 晶圆级封装还有一种更小的封装形式，叫做WSP（Wafer Sc

27、ale Package），或者称之为晶圆级CSP。这是一种全新的封装概念，整个封装工艺在芯片上完成。它的封装效率是100的，因为器件的整个大小和内部的芯片是一样的。从图1-10可以看到WSP的截面图。通过金属镀膜，芯片外置焊盘有可能要重新设置，并更改通路。这样的焊盘重置和通路更改增加了管脚间距，有利于PCB组装，在焊球下面要先放置接线柱（金属层），然后再把焊球沉积在接线端子上。最后，芯片的上表面再封上环氧树脂。WSP的管脚间距一般为0.81mm，它不像DCA那样在PCB组装时还要用胶进行封装。8、倒装芯片 (Flip-Chip)倒装芯片是一种IC芯片与下一级封装连接的技术。IC的活化面对着基板

28、，在封装效率方面，倒装芯片技术达到了减少芯片尺寸的终点。倒装芯片的图电技术包括镀金属凸点、金柱、金属柱加聚合物、铜柱、焊料凸点和聚合物凸点等。倒装芯片的键合工艺包括热压、各向异性导电胶（ACA）、各向同性导电胶（ICA）、非导电胶和焊接等。多芯封装形式多芯片封装（MCP，Multichip Package），许多FLASH就是采用这种封装，通常把ROM和RAM封装在一块儿。多芯封装（MCP）技术是在高密度多层互连基板上，采用微焊接、封装工艺将构成电子电路的各种微型元器件(裸芯片及片式元器件)组装起来，形成高密度、高性能、高可靠性的微电子产品(包括组件、部件、子系统、系统)。它是为适应现代电子系

29、统短、小、轻、薄和高速、高性能、高可靠、低成本的发展方向而在PCB和SMT的基础上发展起来的新一代微电子封装与组装技术，是实现系统集成的有力手段。多芯封装已有十几年的历史，MCP组装的是超大规模集成电路和专用集成电路的裸片，而不是中小规模的集成电路，技术上MCP追求高速度、高性能、高可靠和多功能，而不像一般混合IC技术以缩小体积重量为主。结论学习封装的目的不是为了仅仅扩充知识面，正所谓知己知彼，百战不殆，认识和理解涉及SMT工艺的基础技术知识，并借此提高我们的工艺控制能力，提高生产质量才是我们的最终目的。参考文献：1、高密度组装电气互联技术原理与研究方法，谢庆，吴兆华，电子工艺技术2003第2

30、期。2、半导体封装手册 如何在SMT设计阶段确定表面组装元器件的封装形式和结构关键词：SMT元器件 封装 选择一、概述SMT表面安装元器件在功能上和插装元器件没有差别，其不同之处在于元器件的封装。表面安装的封装在焊接时要经受奶高的温度其元器件和基板必须具有匹配的热膨胀系数。这些因素在产品设计中必须全盘考虑。选择合适的封装，其优点主要是：1).有效节省PCB面积;2).提供更好的电学性能;3).对元器件的内部起保护作用，免受潮湿等环境影响;4).提供良好的通信联系;5).帮助散热并为传送和测试提供方便。表面安装元器件的选择和设计是产品总体设计的关键一环，设计者在系统结构和详细电路设计阶段确定元器

31、件的电气性能和功能，在SMT设计阶段应根据设备及工艺的具体情况和总体设计要求确定表面组装元器件的封装形式和结构。表面安装的焊点既是机械连接点又是电气连接点，合理的选择对提高PCB设计密度、可生产性、可测试性和可靠性都产生决定性的影响。表面安装元器件在功能上和插装元器件没有差别，其不同之处在于元器件的封装。表面安装的封装在焊接时要经受奶高的温度其元器件和基板必须具有匹配的热膨胀系数。这些因素在产品设计中必须全盘考虑。选择合适的封装，其优点主要是：1).有效节省PCB面积;2).提供更好的电学性能;3).对元器件的内部起保护作用，免受潮湿等环境影响;4).提供良好的通信联系;5).帮助散热并为传送

32、和测试提供方便。二、表面安装元器件的选取表面安装元器件分为有源和无源两大类。按引脚形状分为鸥翼型和“J”型。下面以此分类阐述元器件的选取。1无源器件元源器件主要包括单片陶瓷电容器、钽电容器和厚膜电阻器，外形为长方形或园柱形。园柱形无源器件称为“MELF”，采用再流焊时易发生滚动，需采用特殊焊盘设计，一般应避免使用。长方形无源器件称为“CHIP”片式元器件，它的体积小、重量轻、抗菌素冲击性和抗震性好、寄生损耗小，被广泛应用于各类电子产品中。为了获得良好的可焊性，必须选择镍底阻挡层的电镀。表面安装电阻器的电容器封装有各种外形尺寸。在选取时应避免选择过小尺寸：0英寸X0.12英寸以避免使用环氧玻璃基

33、板FR-4时产生热膨胀系数(CTE)失配片式元件要求能在260温度下承受5-10S的焊接时间。(1)片式电阻器片式电阻器分为两大类：厚膜型和薄膜型。额定功率为1/16、1/8、1/4瓦，电阻值从1欧到1兆欧的电阻器具有各种尺寸规格，按外形尺寸分为0805(0。08英寸X0.05英寸)、1206(0.12英寸X0.06英寸)、1210(0.12英寸X0.10英寸)等。一般来说1/16、1/8和1/4瓦的电阻器相应于0805、1206及1210。选取时应首选1/8瓦、外形尺寸为1206的元件。(2)陶瓷电容器陶瓷电容器有三种不同的介质类型：COG或NPO、X7R和Z5U。它们的电容范围各不相同。C

34、OG或NPO用于在很宽的温度、电压和频率范围内有高稳定性的电路;X7R和Z5U介质电容器的温度和电压特性较差，主要应用于旁路和去耦场合。陶瓷电容器在波峰焊时容易开裂，原因是CTE失配。在焊接时电极和端接头的CTE高，受热比陶瓷快以致失配产生裂纹。解决的工艺办法是波峰焊之前预热电路板，减少热冲击。Z5U陶瓷电容器比X7R电容器更容易开裂，选取时应尽量采用X7R电容器。 和 片式电阻器一样，其外形尺寸应量选用1206的电容器。(3)电阻网络表面安装电阻器网络采用“SO”封装，管脚为欧翼形。其焊盘图形设计标准，可根据电路需要加以选用。现有最常用外形尺寸标准如下：150MIL宽外壳(SO)有8、14、

35、16引脚;220MIL宽外壳(SOMC)有14、16引脚;300MIL宽外壳(SOL)有14、16、20、24、28引脚。(4)钽电容器表面安装钽电容器具有极高的体积效率和高可靠性。目前，该元件缺少标准化，一般使用字母标记。选择钽电容器最主要的是注意两头的端接头结构。它有两种主要的结构形式：一种是非压膜式，一端焊接短片触头;另一种是塑膜式，引脚触头向下卷。由于贴片机动性抓取非压膜式电容器时易出现贴片不准的问题，加上这种电容器的金属端接头会使焊点变脆，选取时应尽量选用塑膜式钽电容器。2、有源器件表面安装芯片载体有两大类：陶瓷和塑料。陶瓷芯片封装的优点是：1)气密性好，对内部结构有良好的保护作用

36、2)信号路径较短，寄生参数、噪声、延时特性明显改善 3)降低功耗。缺点是因为无引脚吸收焊膏溶化时所产生的应力，封装和基板之间CTE失配可导致焊接时焊点开裂。目前，最常用的陶瓷饼片载体是无引线陶瓷习片载体塑料封装目前被广泛应用于军、民品生产上，具有良好的性价比。其封装形式分为：小外形晶体管SOT;小外形集成电路SOIC;塑封有引线芯片载体PLCC;小外形J封装;塑料扁平封装PQFP。为了有效缩小PCB面积，在器件功能和性能相同的情况下首选引脚数20以下的SOIC，引脚数20-84之间的PLCC，引脚数大于84的PQFP。2.2.1无引线陶瓷芯片载体LCCC电极中心距有1.0mm和1.27mm两种

37、。矩形有18、22、28、32个电极数;方形有16、20、24、28、44、56、68、84、100、124、156个电极数。由于目前采用的基板多为FR-4，CTE失配的情况比较严重，应尽量避免选用。2.2.2小外形晶体终究SOT其常用的封装形式为三引脚的SOT23、SOT89，四引脚的SOT143，一般用于二、三极管。SOT23是最常用的三引脚封装，可容纳的最大芯片尺寸为0。030英寸X0.030英寸，按断面高低分为低位、中位、高位三种。为了得到较好的清洗效果，一般优选高位封装。SOT89一般用于功率较大的器件，可容纳的最大芯片尺寸为0.060英寸X0.060英寸。SOT143通常用于射频(

38、FR)晶体管的情况下，可容纳的最大芯片尺寸为0.025英寸X0.025英寸。2.2.3小外形集成电路SOIC采用欧翼形封装。对于引脚数不大于20的器件来说，采用此类封装可节省更大的覆盖面积。SOIC封装主要有两种不同的外壳宽度：150MIL和300MIL，主要有8、14、16、20、24、28个引脚数。在选取时应注意引脚的共面度最大为0.004英寸。2.2.4塑料扁平封装PQFP采用欧翼形封装。主要应用于ASIC专用集成电路。管脚中心距分为1.0mm、0.8mm、0.65mm、0.5mm、0.3mm几种，引脚数有84-304条。管脚中心距越小、管脚数越多，引脚越易损伤，共面度不易保持在0.00

39、4英寸范围内。选取时应尽量采用带角缓冲垫封装的器件(四角有四个比引脚长约2MIL的垫子)，以便在安装、返修、测试过程中保护引脚。2.2.5塑封有引线芯片载体PLCC和小外形J封装均采用J形封装。具有可塑性，能吸收焊点的应力从而避免焊点开裂，形成良好的焊点。引脚数大于40时采用PLCC，占用覆盖面积小，不易变形、共面性好。PLCC按外形分矩形和方形两种。矩形引线数有18、22、28、32条;方形引线数有16、20、24、28、44、52、68、84、100、124、156条。小外形J封装是SOIC和PLCC的混合形式，结合了PLCC引线强度大、共面性好和SOIC空间存线率高的优点。主要用于高密度

40、DRAM(1和4MB)三、欧翼形封装和J形封装器件引脚分析比较引脚的形状决定了形成的焊点，对产品的可靠性和可生产性都有着重要的影响。目前采用的主要两种形状为欧翼形和J形。四、本文小结一、概述表面安装元器件的选择和设计是产品总体设计的关键一环，设计者在系统结构和详细电路设计阶段确定元器件的电气性能和功能，在SMT设计阶段应根据设备及工艺的具体情况和总体设计要求确定表面组装元器件的封装形式和结构。表面安装的焊点既是机械连接点又是电气连接点，合理的选择对提高PCB设计密度、可生产性、可测试性和可靠性都产生决定性的影响。本文主要从元器件的特性、封装形式及材料介绍各类元器件的选取，结合实际生产设备分析各种封装的优缺点，对产品设计者在SMT设计阶段确定表面组装元器件的封装形式和结构具有一定的参考价值。