计算机组成原理第4章作业答案.ppt
《计算机组成原理第4章作业答案.ppt》由会员分享,可在线阅读,更多相关《计算机组成原理第4章作业答案.ppt(43页珍藏版)》请在装配图网上搜索。
存储器 习题参考答案 1 解释概念 主存 主存储器的简称 主要特点是可以和CPU直接交换信息 P70 辅存 辅助存储器的简称 是主存储器的后援存储器 用来存放当前暂时不用的程序和数据 它不能与CPU直接交换信息 P70 Cache 高速缓冲存储器 用在主存和CPU之间使两者速度更好地匹配 P71 RAM 随机存储器 是一种可读 写存储器 其特点是存储器的任何一个存储单元的内容都可以随机存取 而且存取时间与存储单元的物理位置无关 P69 SRAM 静态RAM 以触发器原理寄存信息 P69 DRAM 动态RAM 以电容充放电原理寄存信息 P69 ROM 只读存储器 是能对其存储的内容读出 而不能对其重新写入的存储器 这种存储器一旦存入了原始信息后 在程序执行的过程中 只能将内部信息读出 而不能随意重新写入新的信息去改变原始信息 P69 PROM 是可以实现一次性编程的只读存储器 P89 EPROM 是一种可擦除可编程只读存储器 它可以由用户对其所存信息作任意次的改写 P90 EEPROM 用电可擦除只读存储器 在联机条件下 用字擦除方式或页擦除方式 既可局部擦写 又可全部擦写 这种EPROM就是EEPROM P69 91 CDROM 只读型光盘 这种光盘内的数据和程序是由厂家事先写入的 使用时用户只能读出 不能修改或写入新的内容 P147 Flahmemory 闪速存储器 又称快擦型存储器 它是在EPROM和EEPROM工艺基础上产生的一种新型的 具有性能价格比更好 可靠性更高的可擦写非易失性存储器 P91 3 存储器的层次结构主要体现在什么地方 为什么要分这些层次 计算机如何管理这些层次 答 存储器的层次结构主要体现在Cache 主存和主存 辅存这两个存储层次上 Cache 主存层次在存储系统中主要对CPU访存起加速作用 即从整体运行的效果分析 CPU访存速度加快 接近于Cache的速度 而寻址空间和位价却接近于主存 主存 辅存层次在存储系统中主要起扩容作用 即从程序员的角度看 他所使用的存储器其容量和位价接近于辅存 而速度接近于主存 综合上述两个存储层次的作用 从整个存储系统来看 就达到了速度快 容量大 位价低的优化效果 主存与CACHE之间的信息调度功能全部由硬件自动完成 而主存 辅存层次的调度目前广泛采用虚拟存储技术实现 即将主存与辅存的一部份通过软硬结合的技术组成虚拟存储器 程序员可使用这个比主存实际空间 物理地址空间 大得多的虚拟地址空间 逻辑地址空间 编程 当程序运行时 再由软 硬件自动配合完成虚拟地址空间与主存实际物理空间的转换 因此 这两个层次上的调度或转换操作对于程序员来说都是透明的 5 什么是存储器的带宽 若存储器的数据总线宽度为32位 存取周期为200ns 则存储器的带宽是多少 解 存储器的带宽指单位时间内从存储器进出信息的最大数量 存储器带宽 1 200ns 32位 160Mb s 20MB s 5MW s注意字长 32位 不是16位 注 本题的兆单位来自时间 106 6 某机字长为32位 其存储容量是64KB 按字编址其寻址范围是多少 若主存以字节编址 试画出主存字地址和字节地址的分配情况 解 存储容量是64KB时 按字节编址的寻址范围就是64KB 则 按字寻址范围 64K 8 32 16K字按字节编址时的主存地址分配图如下 0 1 2 3 6 5 4 65534 65532 7 65535 65533 字地址HB 字节地址 LB 048 6552865532 7 一个容量为16K 32位的存储器 其地址线和数据线的总和是多少 当选用下列不同规格的存储芯片时 各需要多少片 1K 4位 2K 8位 4K 4位 16K 1位 4K 8位 8K 8位解 地址线和数据线的总和 14 32 46根 各需要的片数为 1K 4 16K 32 1K 4 16 8 128片2K 8 16K 32 2K 8 8 4 32片4K 4 16K 32 4K 4 4 8 32片16K 1 16K 32 16K 1 32片4K 8 16K 32 4K 8 4 4 16片8K 8 16K 32 8K 8 2X4 8片 9 什么叫刷新 为什么要刷新 说明刷新有几种方法 解 刷新 对DRAM定期进行的全部重写过程 刷新原因 因电容泄漏而引起的DRAM所存信息的衰减需要及时补充 因此安排了定期刷新操作 常用的刷新方法有三种 集中式 分散式 异步式 集中式 在最大刷新间隔时间内 集中安排一段时间进行刷新 分散式 在每个读 写周期之后插入一个刷新周期 无CPU访存死时间 异步式 是集中式和分散式的折衷 11 一个8K 8位的动态RAM芯片 其内部结构排列成256 256形式 存取周期为0 1 s 试问采用集中刷新 分散刷新及异步刷新三种方式的刷新间隔各为多少 注意 DRAM的最大刷新间隔时间为2ms 因此分析是要注明是行间刷新间隔 芯片最大刷新间隔 解 则异步刷新 最大刷新间隔时间为2ms 行间刷新间隔 2ms 256行 0 0078125ms 7 8125 s即 每7 8125 s刷新一行 集中刷新时 最大刷新间隔时间为2ms 行间刷新间隔为0 1 s 集中刷新的死时间 0 1 s 256行 25 6 s 分散刷新的行间刷新间隔 0 1 s 2 0 2 s即 每0 2 s刷新一行 分散刷新一遍的时间 0 1 s 2 256行 51 2 s则分散刷新时 2ms内可重复刷新遍数 2ms 51 2 s 39遍 13 设有一个64K 8位的RAM芯片 试问该芯片共有多少个基本单元电路 简称存储基元 欲设计一种具有上述同样多存储基元的芯片 要求对芯片字长的选择应满足地址线和数据线的总和为最小 试确定这种芯片的地址线和数据线 并说明有几种解答 解 存储基元总数 64K 8位 512K位 219位 思路 如要满足地址线和数据线总和最小 应尽量把存储元安排在字向 因为地址位数和字数成2的幂的关系 可较好地压缩线数 设地址线根数为a 数据线根数为b 则片容量为 2a b 219 b 219 a 若a 19 b 1 总和 19 1 20 a 18 b 2 总和 18 2 20 a 17 b 4 总和 17 4 21 a 16 b 8 总和 16 8 24 由上可看出 片字数越少 片字长越长 引脚数越多 片字数 片位数均按2的幂变化 结论 如果满足地址线和数据线的总和为最小 这种芯片的引脚分配方案有两种 地址线 19根 数据线 1根 或地址线 18根 数据线 2根 14 某8位微型机地址码为18位 若使用4K 4位的RAM芯片组成模块板结构的存储器 试问 1 该机所允许的最大主存空间是多少 2 若每个模块板为32K 8位 共需几个模块板 3 每个模块板内共有几片RAM芯片 4 共有多少片RAM 5 CPU如何选择各模块板 解 1 218 256K 则该机所允许的最大主存空间是256K 8位 或256KB 2 模块板总数 256K 8 32K 8 8个 3 板内片数 32K 8位 4K 4位 8 2 16片 4 总片数 16片 8个 128片 5 CPU通过最高3位地址译码选板 次高3位地址译码选片 地址格式分配如下 板地址片地址片内地址 3312 17151412110 15 设CPU共有16根地址线 8根数据线 并用 MREQ 低电平有效 作访存控制信号 R W作读 写命令信号 高电平为读 低电平为写 现有这些存储芯片 ROM 2K 8位 4K 4位 8K 8位 RAM 1K 4位 2K 8位 4K 8位 及74138译码器和其他门电路 门电路自定 试从上述规格中选用合适的芯片 画出CPU和存储芯片的连接图 要求如下 1 最小4K地址为系统程序区 4096 16383地址范围为用户程序区 2 指出选用的存储芯片类型及数量 3 详细画出片选逻辑 解 第一步 根据题目的地址范围写出相应的二进制地址码 A15 A12A11 A8A7 A4A3 A00000000000000000 00001111111111110001000000000000 0011111111111111 最小4K 8位系统程序区 相邻12K 8位用户程序区 第二步 根据地址范围的容量及其在计算机系统中的作用 确定最小4KB最小系统程序区选择2片4K 4位ROM 与其相邻的12KB用户程序区选择3片4K 8位RAM 第三步 分配CPU地址线 将CPU的低12位地址线A11 A0与2片4K 4位ROM和3片4K 8位RAM的地址线相连 第四步 形成片选信号 将74138译码器的控制端G1接 5V G2A G2B分别接A15和 MREQ CPU的A14 A13 A12分别接在译码器的C B A端 Y0作为并联的两片ROM的片选信号 Y1 Y2 Y3分别作为串联的3片RAM的片选信号 CPU和存储器连接逻辑图及片选逻辑 4K 4ROM CPU 74138 3 8 4K 4ROM 4K 8RAM 4K 8RAM 4K 8RAM MREQA15A14A13A12 CBA Y0 G2A G2B G1 5V A11 A0D7 D4D3 D0R W Y1 Y2 Y3 A11 A0 A11 A0 A11 A0 A11 A0 A11 A0 D7 D4 D3 D0 D7 D0 D7 D0 D7 D0 CS0 CS1 CS2 CS3 讨论 1 选片 当采用字扩展和位扩展所用芯片一样多时 选位扩展 理由 字扩展需设计片选译码 较麻烦 而位扩展只需将数据线按位引出即可 本题如选用2K 8ROM 则RAM也应选2K 8的 否则片选要采用二级译码 实现较麻烦 当需要RAM ROM等多种芯片混用时 应尽量选容量等外特性较为一致的芯片 以便于简化连线 2 应尽可能的避免使用二级译码 以使设计简练 但要注意在需要二级译码时如果不使用 会使选片产生二意性 3 片选译码器的各输出所选的存储区域是一样大的 因此所选芯片的字容量应一致 如不一致时就要考虑二级译码 4 其它常见错误 ROM连读 写控制线 WE ROM无读 写控制端 16 CPU假设同上题 现有8片8K 8位的RAM芯片与CPU相连 1 用74138译码器画出CPU与存储芯片的连接图 2 写出每片RAM的地址范围 3 如果运行时发现不论往哪片RAM写入数据 以A000H为起始地址的存储芯片都有与其相同的数据 分析故障原因 4 根据 1 的连接图 若出现地址线A13与CPU断线 并搭接到高电平上 将出现什么后果 解 1 CPU与存储器芯片连接逻辑图 CPU 8K 8SRAM D7 D0R W 8K 8SRAM 8K 8SRAM 8K 8SRAM MREQ A15A14A13A12 A0 CS0 CS1 CS2 CS7 74138 3 8 CBA G2A G2B G1 5V A12 A0 D7 D0 A12 A0 A12 A0 A12 A0 D7 D0 D7 D0 D7 D0 Y0 Y1 Y2 Y7 2 每片RAM的地址划分 0 81918192 1638316384 2457524576 3276732768 4095940960 4915149152 5734357344 65535 A15 A12A11 A8A7 A4A3 A00000000000000000 00011111111111110010000000000000 00111111111111110100000000000000 01011111111111110110000000000000 01111111111111111000000000000000 10011111111111111010000000000000 10111111111111111100000000000000 11011111111111111110000000000000 1111111111111111 3 如果运行时发现不论往哪片RAM写入数据后 以A000H为起始地址的存储芯片都有与其相同的数据 则根本的故障原因为 该存储芯片的片选输入端很可能总是处于低电平 可能的情况有 1 该片的 CS端与 WE端错连或短路 2 该片的 CS端与CPU的 MREQ端错连或短路 3 该片的 CS端与地线错连或短路 在此 假设芯片与译码器本身都是好的 4 译码器故障等 4 如果地址线A13与CPU断线 并搭接到高电平上 将会出现A13恒为 1 的情况 此时存储器只能寻址A13 1的地址空间 A13 0的另一半地址空间将永远访问不到 若对A13 0的地址空间进行访问 只能错误地访问到A13 1的对应空间中去 17 写出1100 1101 1110 1111对应的汉明码 解 1100对应01111001101对应10101011110对应00101101111对应1111111 18 已知接收到的汉明码 按配偶原则配置为 1100100 1100111 1100000 1100001 检查上述代码是否出错 第几位出错 解 1100100纠错如下 P4 1 P2 1 P1 0 110表示第6位出错 1100111纠错如下 P4 1 P2 1 P1 1 111表示第7位出错 1100000纠错如下 P4 0 P2 1 P1 1 011表示第3位出错 1100001纠错如下 P4 1 P2 0 P1 0 100表示第4位出错 但第4位是检测位 不参与运算 可不纠错 24 一个4体低位交叉的存储器 假设存取周期为T CPU每隔1 4存取周期启动一个存储体 试问依次访问64个字需多少个存取周期 解 本题中 只有访问第一个字需一个存取周期 从第二个字开始 每隔1 4存取周期即可访问一个字 因此 依次访问64个字需 存取周期个数 64 1 1 4 T T 63 4 1 T 16 75T与常规存储器的速度相比 加快了 64 16 75 T 47 25T注 4体交叉存取虽然从理论上讲可将存取速度提高到4倍 但实现时由于并行存取的分时启动需要一定的时间 故实际上只能提高到接近4倍 26 计算机中设置Cache的作用是什么 能不能把Cache的容量扩大 最后取代主存 为什么 答 计算机中设置Cache主要是为了加速CPU访存速度 不能把Cache的容量扩大到最后取代主存 主要因为Cache和主存的结构原理以及访问机制不同 主存是按地址访问 Cache是按内容及地址访问 28 设主存容量为256K字 Cache容量为2K字 块长为4 1 设计Cache地址格式 Cache中可装入多少块数据 2 在直接映射方式下 设计主存地址格式 3 在四路组相联映射方式下 设计主存地址格式 4 在全相联映射方式下 设计主存地址格式 5 若存储字长为32位 存储器按字节寻址 写出上述三种映射方式下主存的地址格式 解 1 Cache容量为2K 2 11字 得Cache字地址为11位 每块4字 默认访存地址为字地址 得块内地址为位 即b 2 且Cache共有2K 4 512 2 9块 即c 9 则Cache中可装入512块数据 其地址格式为 2 主存容量256K字 2 18字 得主存字地址为18位 在直接相联映射下 主存字块标记为18 c b 18 9 2 7位 地址格式为 3 在四路组相联映射方式下 缓存分2 9 4 2 7组 即q 7 则主存字块标记在四路组相联映射下为18 q b 18 7 2 9位 4 全相联映射下主存字块标记为18 b 18 2 16位 5 主存容量为256K字 32位 2 20B 得主存地址为20位 缓存容量为2K字 32位 2 13B 得Cache地址为13位 块长4字 32位 2 4B 且按字节寻址 得块内地址为4位 即b 4 块数为2 13 2 4 2 9块 即c 9 则直接映射下主存字块标记为20 c b 20 9 4 7 地址格式为 四路相联映射下 缓存分2 9 4 2 7组 即q 7 则主存字块标记在四路组相联映射下为20 q b 20 7 4 9位 其地址格式为 全相联映射下主存字块标记为20 b 20 4 16位 地址格式为 29 假设CPU执行某段程序时共访问Cache命中4800次 访问主存200次 已知Cache的存取周期是30ns 主存的存取周期是150ns 求Cache的命中率以及Cache 主存系统的平均访问时间和效率 试问该系统的性能提高了多少 解 Cache命中率为 4800 4800 200 96 Cache 主存系统的平均访问时间为 30ns 96 150ns 1 96 34 8ns效率e 30ns 34 8ns 86 2 该系统的性能是原来的150ns 34 8ns 4 31倍 故提高了4 31 1 3 31倍 30 一个组相联映射的Cache由64块组成 每组内包含4块 主存包含4096块 每块由128字组成 访存地址为字地址 试问主存和Cache的地址各为几位 画出主存的地址格式 解 4路组相连主存容量为4096 128字 2 19字 故主存字地址有19位 Cache容量为64 128字 2 13字 其字地址有13位 Cache分64 4 16 2 4组 即q 4位 每块有128字 2 7字 即b 7位 组相联映射下 主存字块标记为19 q b 8位 主存地址格式为 32 设某机主存容量为4MB Cache容量为16KB 每字块有8个字 每字32位 设计一个四路组相联映射 即Cache每组内共有4个字块 的Cache组织 1 画出主存地址字段中各段的位数 2 设Cache的初态为空 CPU依次从主存第0 1 2 89号单元读出90个字 主存一次读出一个字 并重复按此次序读8次 问命中率是多少 3 若Cache的速度是主存的6倍 试问有Cache和无Cache相比 速度约提高多少倍 答 1 由于容量是按字节表示的 则主存地址字段格式划分如下 1075 3 2 2 由于题意中给出的字地址是连续的 故 1 中地址格式的最低2位不参加字的读出操作 当主存读0号字单元时 将主存0号字块 0 7 调入Cache 0组0号块 主存读8号字单元时 将1号块 8 15 调入Cache 1组0号块 主存读89号单元时 将11号块 88 89 调入Cache 11组0号块 块内字地址 Cache组地址 主存字块标记 字节地址 共需调90 8 12次 就把主存中的90个字调入Cache 除读第1遍时CPU需访问主存12次外 以后重复读时不需再访问主存 则在90 8 720个读操作中 访Cache次数 720 12 708次Cache命中率 708 720 0 98 98 3 设无Cache时访主存需时720T T为主存周期 加入Cache后需时 708 T 6 12T 118 12 T 130T则 720T 130T 5 54倍有Cache和无Cache相比 速度提高了4 54倍左右 38 磁盘组有6片磁盘 最外两侧盘面可以记录 存储区域内径22cm 外径33cm 道密度为40道 cm 内层密度为400位 cm 转速3600转 分 1 共有多少存储面可用 2 共有多少柱面 3 盘组总存储容量是多少 4 数据传输率是多少 解 1 共有 6 2 12个存储面可用 2 有效存储区域 33 22 2 5 5cm柱面数 40道 cm 5 5cm 220道 3 内层道周长 22 cm 69 08cm道容量 400位 cm 69 08cm 3454B面容量 3454B 220道 759 880B盘组总容量 759 880B 12面 9 118 560B 4 转速 3600转 60秒 60转 秒数据传输率 3454B 60转 秒 207 240B S注意 1 的精度选取不同将引起答案不同 一般取两位小数 2 柱面数 盘组总磁道数 一个盘面上的磁道数 3 数据传输率与盘面数无关 4 数据传输率的单位时间是秒 不是分 5 本题最外两侧盘面可用 故12面而非10面 42 有一个 7 4 码 生成多项式G x x3 x 1 写出代码1001的循环冗余校验码 解 编码过程如下 M x 1001n 4G x x3 x 1 1011k 1 4k 3M x x3 1001000M x x3 G x 1001000 1011 1010 110 1011R x 110M x x3 R x 1001000 110 1001110 CRC码由于码制和生成多项式均与教材上的例题4 15相同 故此 7 4 码的出错模式同表4 6- 配套讲稿:
如PPT文件的首页显示word图标,表示该PPT已包含配套word讲稿。双击word图标可打开word文档。
- 特殊限制:
部分文档作品中含有的国旗、国徽等图片,仅作为作品整体效果示例展示,禁止商用。设计者仅对作品中独创性部分享有著作权。
- 关 键 词:
- 计算机 组成 原理 作业 答案
装配图网所有资源均是用户自行上传分享,仅供网友学习交流,未经上传用户书面授权,请勿作他用。
关于本文