DZ223基于PLC滚塑机系统设计
DZ223基于PLC滚塑机系统设计,dz223,基于,plc,滚塑机,系统,设计
摘 要我国滚塑机的开发研究可追溯到 60 年代,但真正大规模工业化生产,还是在 80 年代中、后期,从国外引入先进滚塑设备与技术之后。决大多数厂家设备仍以进口为主。所以对于滚塑机的设计研制极具社会意义。本设计系统,以单片机(8031)作为转台检测和控制核心。采用变频调速器作为电机的调速控制设备,接受单片的 D/A 输出量作为变频器的给定值,按照给定值工作。位置检测采用电涡流式位置传感器。单片机控制电路主要由一片 8031 及程序存储器与数据存储器的扩展、模拟量与数字量的转换等组成。主要用于实现转台位置检测控制、变频器对电动机的驱动以及键盘显示等功能。关键词 滚塑 单片机 变频器 传感器The rotomoulding processings Control System DesignAbstractThe rotomoulding processings development and studies can be trace back to 60s of our country. but the real large-scale industrialization produces still at middle and empress period of 80s,when lead the forerunner rotomoulding processing equipments and techique from the abroad. Definitely the factory equipments still regard importing as the lord mostly. So research to manufacture for the design that rotomoulding processing have the social meaning.This design of the system,is control with the microcontroller toconduct and actions.Use trasduer to control he machine,accepting the D/A outputting of the microcontroller as the date of the trasducer,woke with the date. .Position examination adoption use position inverter.Microcontroller control the electric circuit is main from the one 8031 and procedure saving machine and data saving the machine expand, imitates the deal constitutes with conversion etc. Used for realizing to turn the set position examination the control and trasducer to drive to the electric motor primarily and keyboard manifestation etc.Keywords: rotomoulding processing trasducer microcontroller Inverter一种小功率通用变频器的设计 文章作者:贺明智 杨贵恒 黄念慈 戴婷婷文章类型:设计应用 文章加入时间:2004年8月31日22:8 文章出处:电源技术应用 -摘要:采用高集成度的专用芯片SA866和智能功率模块PS21255开发了一种小功率通用变频器。试验和实际应用表明,该变频器性能好、价格低、可靠性较高。 关键词:变频器;正弦波脉宽调制;专用集成电路;智能功率模块引言由于电力电子技术的飞速发展,交流变频调速已上升为电气传动的主流,正在逐步 传 的 流传动。 性价 的 度 ,交流变频调速 已 于 流调速 。步电 的变频调速 可 实 调 , 交流调速 可 的 :交流变频调速在频率、动应、调速度、低频、currency1“、通功能、智能制、功率fi、fl作 率、用 的 的交流调速 ”的, 小、 、通用性、功能、可靠性高、作 , 、 、 fl、 、 、 、电力、fl、 、 、 、 的 , 。变频调速 在 , 贵的 价和可靠性 用 步。低价和高可靠性一 交流变频调速的要。文 一 小功率交流 步电动 变频调速的要求,采用上世纪90年 末才推出的 功能高集成度专用SPWM制芯片SA866和智能功率模块PS21255开发了一种新型通用变频器。 整?结构洁,具 较的功能,满足了空调、洗衣 家电及小型 、塑料加flfl 的 动 生产线 变频器低成 、高可靠性、高性能的要求,已 在广东、江苏 家fl厂生产中得应用。1 SA866和PS21255功能介绍1.1 SA866功能介1.1.1 功能特 SA866专用于交流 步电 SPWM制的集成电路。它除了根据设定参fi产生合乎要求的SPWM脉冲外, 集成了 种功能,可在紧急情况下,如短路和过载时快速关断SPWM脉冲,逆变器和电 。它的最大特 可 独立运,无须微处理器制。它的输出频率 及加速减速频率都可由外接电位器在线连续调 。所 须定义的参fi如载波频率、死区时间、最小脉宽、调制波形、V/f曲线均存储在外接的廉价EEPROM中,上电时 动读入SA866中。SA866 6种fl作模,与微处理器配合用,基 做了低价格 功能。1.1.2 管脚说明该芯片采用PLCC封 ,共 32 管脚, 管脚排列如图1所示。 管脚功能如下。1)电源VDDD和VDDA分别为fi字电源和模 电源;VSSADC为A/D换电源,它们接一 5V的电源;VSSD和VSSA分别为fi字电源和模 电源的地;VREFIN为A/D换参考电压(2.5V)。2)串接口SDA,SCL和CS用于 EEPROM fi据,分别为fi据,时 和片 。3)制及输出SE POIN 为频率 定 ,该脚的输入电压 定 的fl作频率;RACC和RDEC分别 定加速和减速的时间;RP , P , P ,RP , P 和 P 为 脉冲 输出, 中RP, P 和 P 分别 应 输出的上 ;RP , P 和 P 分别 应 输出的下 ;DIR制 ,该脚 应高低电 的PWM波 用 。4)fl作 SERIAL 定与SA866连接的EEPROM 微处理器,高电 表示与EEPROM连接;PA E0和PA E1 定采用的EEPROM的 一 参fi。5)VMON为过电压 输入 ,减速过 中 电 大于2.5V, 动过电压动作, 输出频率 定在;IMON为过电流 输入 ,升速过 中,电 大于2.5V,过流 动作, 续升速, 过流 currency1;SE RIP为紧急“ ,可快速PWM脉冲输出; RIP 表示输出 ,低电 ,该 在fi位 RESE 下才能fl 除。1.2 PS21255功能介1.2.1 功能特 与的I 模块 ,PS21255具 如下特 :1)动电路IPM设定了I 的最动 ,动电路I 较,可 大大减传输”,外 小, 加 压,时, 模块采用 电路, 了制电源 共地的制,用一 电源,可实 的制;2) 种I 的率大大低, 短路 SC ,制电路压 V ;3) 输出 FO 该 制PWM产生器,封 脉冲输出, “ fl作;4) 好采用 结构, 封 ,可 接 在 器上;5) 子 合理,于 电的输出输入 分别排在模块的 ,做 减 。1.2.2 管脚说明该模块的外形及 子分 如图2所示。IPM PS21255 模块外 子在 上 电分开,P及N为流输入 ,P为正 ,N为 ; ,V,W为逆变器 输出 ; P,VP,WP为上 ,V,W脉冲 输入 ; N,VN,WN为下 ,V,W 脉冲 输入 ;VP1及VPC为上 fl作电源输入 ,VP1为正 ,VPC为 ;VN1及VNC为下 fl作电源输入 ,VN1为正 ,VNC为 ;CIN为电流 输入 ;FO为 输出 (低电 );CFO为 输出脉宽制;V F 及V FS为 电路 ,V F 为高 ,V FS为低 ;VVF 及VVFS为V 电路,VVF 为高 ,VVFS为低 ;VWF 及VWFS为W 电路 ,VWF 为高 ,VWFS为低 。2 设计2.1 电路们开发的小功率通用变频器,采用 交流 电, 整流 波 入逆变 ,由逆变 该 流电逆变成 VVVF( f )电源, 动电 。整 分为主电路和制电路 分。 构成框图如图3所示。主电路采用二极管整流,大容 的电 电容 波,IPM模块为主电路的核心分,它6 I 构成 逆变 , 己的动电路和电路,整 模块 短路及制电路 压功能。它的输入可 兼容 L电 输入。制电路主要 制电源和 SA866为核心的SPWM波发生及动电路。制电源采用7805和7815 流稳压电源。SA866AE通过10位fi模换器和外接正 脚,可实 速的连续调 和正 切换。所 的运参fi, 载波频率、波形、最小脉冲宽度、死区脉宽和V/f曲线都通过外接的EEPROM编 。由于输入电压和馈能 都 接映在 流环 上,所 ,整 的电压电流及 样均集中在 流环 。动逆变 所须的PWM 则由ASIC芯片SA866 , IPM模块。EEPROM 用93LC46,它须5V的电压可fl作。可fi地擦写106次。该芯片的封 形为DIP8, 中VCC和VSS分别为5V电源输入的正 ,CLK为时 输入 ,DI为fi据输入 ,DO为fi据输出 ,OR 为fi据的存储结构, 8位或16位的 。 要设定的参fi写入EEPROM, 在上电时 动 EEPROM里 参fi字读入SA866,依据所设定的参fi字, 产生 应的脉冲波形用 制主电路中模块的开或关。2.2 参fi计算与设定1)载波频率 CFS 载波频率外接时 频率和一 倍率 fiN的函fi,N的十 制由初始 寄存器中的一 3位的CFS字 定。载波频率fCARR由(1) 定。fCARR=fCLK/ 5122 1 (1)中:fCLK为时 输入频率, 所 用的晶振为20M z。 =1,CFS=001,实际fCARR=9.766k z。2)输出电源频率 FRS 频率 出了输出频率的上。频率fRANCE=fCARR2m/384, m=1,FRS= 001 。3)死区时间(pd )pd =(63PD )/(fCARR512);PD 在063之间, PD =37=(100101) ;则实际的pd = 26/26.2144 5s=4.959s。4)脉冲 currency1时间 PD 调制 SPWM的脉宽可 很小, 实际上,过小的脉宽没 用,为时间过短,功率管 没 得及全打开 关闭了,增加了功率管的耗,低了 的 率。脉冲 currency1时间pd= 127PD / fCARR512 ;依 公, 定义最小宽度为3s,实际最小脉宽为pdpd ,则pd=7.959s,可得PD =85.272, PD =85=(1010101) , ,实际pd=8.01s,脉冲最小宽度为pdpd =8.01s4.959s=3.051s。5)波形 SA866AE 种标准波形 ,纯正弦波,正弦波带 次谐波(增型)和带死区的 次谐波(高 型)。波形采用 称技术证每 功率管的开通 度 。 用带 次谐波的正弦波作为调制波, :WS=(01) 。6)V/f曲线制FC用 定线性定律 风扇定律, 设定fl作在线性曲线 ,FC=0。图4为SA866AE/AM所 的线性特性。PED一 8位参fi,用 定在频率为0时电 上的电压。如 设 PED=255,则VVVF线性特性没用。P d s =PED100/255, 的初始设定为10,可得PED=25.5, 25,实际的P d s =9.8。 RAD为一 8位二 制fi, 定恒区曲线的斜率,根据基频和PED计算: RAD= 255PED fRAN E/(16f s ); RAD 255 ,f s =50 z;则 RAD=15=(1111) 。7) 参fi由于线性曲线中 用KA ,在 KA =(0000000) ;A/D换的零阈的制参fiZ =(00) ; 上述所 参fi字 计得C KS M=(001) 。AWS=(0000) 。由上述计算可得参fi分 表如表1所列。表1 参fi分 表ADDRESS MS 158 LS 70 001100 00001111 00011001 001101 10010100 10101010 001110 00101001 00000000 001111 11111110 表中“”表示任意项,在写入时写成010101014 试验应用结 及结论根据设计做成的通用变频器, 了调速、起动、“、 、过载调 和加减速时间调 试验,试验表明,该变频器 项性能良好,符合设计要求,已先 在广东和江苏地的空调制冷 、压缩 、 生产线和塑料制品生产线上得应用。该变频器结构洁、成 低、可靠性高、具 较高的性价 和灵活的适应性,动小功率电 及 类生产线最理想的 。 片 ZLO 中国芯 上海贝岭 p高拓中科联微 p ss PSCR s s南京威立姆百特(Am ARM)周立功 Ph ps胜创特盛群 kC 片 利尔”MSP430接口电路中科联微 S O S 成都国腾微电子迈威迈威周立功 S ,CAN,L ,I2C sNAND F sh烧录 案存储器香港百特(集团)南京威立姆模 器L 科汇 M m 编 器西尔特编 器周立功编 器台湾河洛编 器ALL-100,A 3-300;美国 P编 器炜煌科技电子线路设计中月电子恒鑫科贸用8279芯片 展2 8 键 和8 共 极LED示fi 管示器,16 键的键分别为0 F。8279 公 生产的可编 键 /示器接口芯片。8279 实 键 /示器的 动 , 别键 上闭合键的键 ,样 可 CP 键 /示器的作时间, 示稳定, , 出 动作。关于8279芯片的介绍和引脚图D0 D7 fi据 线( 、 )。CLK 时 。CS- 片 。RESE fi位引脚,高电 。8279的fi位 为:16位字符示, 输入,编 键 为 键 定,分频 fi为31。A0 fi据 引脚。A0=1时,CP 写入的字 为 字,独处的字 字。A0=0时,读出及写入的字 均为fi据。RD- 读fi据引脚,低电 。WR- 写fi据引脚,低电 。IR 中断 ,高电 。FIFO/RAM存入fi据时,IR 变为高电 , CP 中断。每次CP RAM中读入一 fi据时,IR 变为低电 ,如 RAM中的fi据没 读,IR 则 fi为高电 。在传 器下,每次传 器 变 时IR 则变为高电 。RL0 RL7 键 或传 器 列(或) 输入线。SL0 SL3 fi出线,用于键 及示器 。可用 设定为编 fi出(16 1)或 输出(4 1)。S IF 通用 展键开关的制功能,可用作键 的上、下 功能键,引脚在传 器和 通fl作下无 。CN L/S 制/ 通输入 ,高电 。可作为制功能键。在 通fl作下,该引脚输入 的上升 可 RL0 RL7的fi据存入FIFO/RAM中,在传 器下该 无 。O A0 O A3 A 示输出 ,与SL0 SL3 步。O 0 O 3 示输出 ,与SL0 SL3 步。D- 示currency1 引脚,低电 。该 在fi字切换示或用currency1 时 示。或 输出8279的结构8279的结构如图所示,主要 键 输入和示输入 分,及 应的寄存器和制电路。I/O制与fi据冲器 I/O制线 RD-、WR-、CS-、A0, 作用在引脚中已做了介绍。 fi据冲器,连接外线,用于传 CP 和8279之间的 / 或fi据。制与定时制 制与定时寄存器用于存储键 及示器的fl作、 存作 通过 产生 应的制 ,8279的 成一定的制功能。定时制 一 可编 的5位计fi器, 外输入时 分频,产生100k z的定时 。外时 输入 的周 小于500 s。 计fi器 计fi器 种输入:一编 ,计fi器 二制计fi,4位计fi16 线SL0 SL3输出, 外 器 出16位 线;二 ,SL0 SL3输出4 1 ,输出4位 线。 键输入制 分的作用 键 动 , 存RL0 RL7的键入currency1,“闭合键,currency1除键的动, 键输入fi据写入先 先出(FIFO)的存储器RAM。FIFO/RAM和示冲RAMfi冲器、键 currency1及制 RL0 RL7的 fi ,由fi冲器冲 存。键 fl作,fi线作为列键 的列输入线。一键闭合时,currency1电路fl 位,fi时10ms ,验该键fl续闭合。键 fi据格如下:D7 D6 D5 D4 D3 D2 D1 D0CN LS IF fi8279的作 字 CP 通过 8279写入 字 的fl作。A0 “1”时,写入的 ,读出的 。8 作 字述如下:键 /示器设 字的 字格为:D7 D6 D5 D4 D3 D2 D1 D00 00DDK K KD7D6D5=100该 字的特位,D4D3(DD)用 设 示, 定义表:表 示设 D4 D3 示0 0 8 字符 逐 示0 1 16 字符 逐 示1 0 8 字符 位示1 1 16 字符 位示8279最 可用 制16位LED示器。示器的每一位 应一 8位的示冲RAM 。CP 示fi据写入冲器时 输入和 输入 种。输入的地为0 15,示冲RAM 分别 应于示器的0 15(由 )位。CP 依次 0地或一 地开始 写入示冲RAM。16 示冲RAM都已写满时( 0地开始写,写了16次),17次 0地开始写入。 输入 位输入,输入fi据 写入 的示冲RAM。fi据写入示冲RAM ,” 冲器的容 一 字 ,”最 示冲RAM的容fl出。 编 时,计fi器作二 制计fi。4位二 制计fi器的 由SL0 SL3输出,最 可为键 示器 16根 线。 时,由SL0 SL3输出 , 时SL0 SL3能 一位为低电 ,8279能 展4 示器和4 8的键 。D2D1D0(KKK)用 设 键 的fl作, 定义表:键 fl作设 D2 D1 D0键 fl作0 0 0 编 键 , 键 定0 0 1 键 , 键 定0 1 0 编 键 ,N键0 1 1 键 ,N键1 0 0 编 传 器 1 0 1 传 器 1 1 0 通输入,编 示 1 1 1 通输入, 示 键 定 键 中时 或 上的键 下时,任一 键的编 currency1均 能 入FIFO/RAMzh , 下一 键 闭合时,该键的编 currency1能 入。种fl作可 作 输入计算 。N键 算 N 键fl 下时,在键 currency1 间,该键flfl 下。如 fl 下,则 键 过 发 它们的 别, 入FIFO/RAM中。时 字。 8279定时 由外输入时 过分频 产生,分频fi由时 编 字 定。D7 D6 D5 D4 D3 D2 D1 D00 01PPP PP中高3位D7D6D5=001位时 编 字的特位。PPPPP(D4 D0)用 设定 外输入 CLK的时 分频的分频 fiN,在2 31之间,如 外时 频率为1M z,设PPPPP=01010 , 字为2A ,则 外时 10分频, 得8279要求的10k z的基 频率。读FIFO/RAM 字的 格为:D7 D6 D5 D4 D3 D2 D1 D0010A1AA AD7D6D5=010为该 字的特位,D2 D0(AAA)为FIFO/RAM的地,D4(AI)为地 动增1标。在传 器及 通下,AAA为RAM地。 AI=1,CP 起始地为AAA的 开始依次读出,每次读出 ,地 动加1;AI=0时,CP 读出AAA的容。在键 中,AI、AAA均fl ,CP 读键输入fi据时, 先 先出的律读出, 全读出为。读示冲RAM 字的 格为:D7 D6 D5 D4 D3 D2 D1 D00 111AIAAAD7D6D5=011该 字的特位。在CP 读示fi据之须先输出冲RAM的 。D4(AI)为 动增1标。 AI=1则CP 每次读出 ,地 动加1。D3D2D1D0=AAAA为示冲RAMd 存储 地。写示冲RAM 字。 字格为:D7 D6 D5 D4 D3 D2 D1D0100AIAAAAD7D6D5=100位该 字的特位,该 出了示冲RAM的地。D4(AI)为 动增1标。D3D2D1D0=AAAA用 示冲RAM的16 存储 。写示冲RAM时,先用该 字 出要写入的示冲RAM地,AAAA表示的4位二 制 。示 currency1 字的 字格为:D7 D6 D5 D4 D3 D2 D1 D01 01IWAIW LAL D7D6D5=101位该 字的特位。IWA和IW 分别用 A 和 冲RAM。在 4位示器用时,可 写示冲RAM中的低 字 高 字的 ,之 可 写高 字 低 字 。 LA和 L 分别A 和 的currency1特位, LA或 L 位=1时,则 应 的示currency1currency1currency1, LA或 L 位=0时则 fi正示。 字的 格为:D7 D6 D5 D4 D3 D2 D1 D01 10CDCDCDCFCAD7D6D5=110位该 字的特位。该 字用 除FIFO/RAM和示冲RAM。D4D3D2用 设定currency1除示冲RAM的, 定义表。currency1除示冲RAM的的设 D4 D3D2currency1除1 0currency1除示RAM1 10示RAM为20 ,A =0010、 =00001 11示RAM全 “1”0 除CF位用 除FIFO/RAM。CF=1时, 除 ,FIFO/RAMfl 空,中断输出线IR fi位,时传 器RAM的读出地 fl 0。CA 除的位,它兼 CD和CF的联合 用。CS=1时, 示RAM的 除由D3D2 定。 除示冲RAM大 100 s的时间,在 间CP 能 示器RAM写入fi据。结 中断/出 设 字的 格为:D7 D6 D5 D4 D3 D2 D1 D011 1ED7D6D5=111位结 中断/出 字的特位。在传 器fl作中,用 结 传 器RAM的中断 求, 次 RAM写入。N在中,E=1,则8279可fl作在特 出 。58279的 字 8279的 字用于键 输入和 通输入, 示FIFO/RAM中的字符 fifl出 。 字的格如下:D7 D6 D5 D4 D3 D2 D1 D0D S/EOFNNND2 D0 表示FIFO/RAM中fi据的 fi。在F=1时,D3表示FIFO/RAM中fi据已满(存 8 键如fi据)。在FIFO/RAM中没 fi据时, CP FIFO/RAM 读出作,则出 足 , 时D4=1。FIFO已满,输入一 字符fi据时,则发生 出,D5=1。D6位在读出FIFO 字时fl读出,在 除 CF=1时flfi位。在传 器fl作下, S/E=1,则表示最 一 传 器 已 入RAM;8279fl作在特 下时, S/E=1,则表示 键时 下的 。在 除 间D7位为“1”,表示示无 , 能 示RAM 写作.接线图1特征 与 MCS-51 相容的产品。 片内有 4KB 编程闪烁存储器。 持久: 1000 次写入/ 擦除循环。 4.0 V 5.5 V 电压工作范围。 全静电工作: 0HZ33MHZ 3 级程序存储器加密。 128 * 8 位片内 RAM。 32 条可编程 I/O 口线。 二个 16 位定时器/计数器。 六个中断源。 空闲状态低功耗和掉电模式。 从掉电模式中断恢复。 看门狗定时器。 双重的数据指针。 断电标志。 快速编程时间。 灵活 ISP 编程 (字节和页模式)。描述AT89S51 是一种低功耗、高性能的含有 4KB 的闪烁存储器系统的 8 位 CMOS 单片机。设备兼容于 8051 系列单片机指令系统和引脚。片内的 FLASH 可允许存储器片内编程,也可使用通用非易失性存储器编程。AT89S51 将 CPU 和在线可编程 FLASH 集成在一个芯片上,形成了功能强大,使用灵活和具有较高性能价格比的微控制器。AT89S51 提供以下本质标准:4KB flash,128 位 RAM,32 条 I/O 口线,看门狗定时器,2 个数据指针,2 个 16 位定时器/计数器,1 个 5 矢量两极中断结构,内部芯片振荡器,时钟电路系统。另外,AT89S51 设计有动作到 0 频率的静态逻辑和提供两个微软可查询能力保存模式,当允许 RAM、定时器/计数器、串行口和中断继续发挥作用时,空闲模式停止 CPU 运作。当低能模式使 RAM 激活释放了振荡器,所有芯片停止运作,直至下一周期中断或硬件复位。2管脚结构3方块图引脚描述VCC 电源电压输入。GND 接地。Port0 P0 8 位开放双向 I/O 口。作为输入口,每个引脚可吸收 8 个 TTL 的输入。当对 P0 口置入 1,此引脚可作为高位输入。P 0 也可用外部程序存储器和数据存储器时的低 8 位地址/数据总线的复用线。此模式中,P0 口含有内部上拉电阻。P0 在 Flash 编程中,也接收代码字节数据。和编程校验时,输出代码字节数据。在编程校验时需要外接上拉电阻。PORT 1 P1 是一个内部含有上拉电阻的 8 位双向 I/O 口, 。P1 做输出缓冲器可驱动4 个 TTL 负载。当将引脚置 1,由片内上拉电阻将其抬到高电平,可做输入。作为输入口 P1 口的引脚可由外部负载拉到低电平,通过上拉电阻提供拉电流。P1 口也可在 Flash 编程和校验时,可输入低字节地址。PORT2 P2 是一个 具有内部上拉电阻的 8 位双向 I/O 口。P2 口用做输出缓冲器时,可驱动 4 个 TTL 负载。当将引脚置 1 时,由内部上拉电阻将其提高到高电平,用做输出。若负载为低电平,则通过内部上拉电阻向外输出电流。访问外部 16 位.( MOVXDPTR)地址的存储器时,P2 口提供高 8 位( MOVXRI)地址。4用 8 位地址寻址外部存储器时,P2 口为 P2 特殊功能寄存器的内容。P2 在 Flash 编程和校验时,可输出高字节地址和某些控制信号。PORT3 P3 是一个具有内部上拉电阻的 8 位双向口。P3 口用做输出口时,输出缓冲器可吸收 4 个 TTL 的电流。用做输入口时,首先将引脚置 1,由内部上拉电阻抬为高电平。若外部的负载是低电平,则通过内部上拉电阻向外输出电流。 P3 口在 Flash 编程和校验时,可输入某些控制信号。P 3 口为 AT89S51 提供多种特别的功能,如表所列。引脚 符号说明P3.0 RXD 串行输入口P3.1 TXD 串行输出口P3.2 INT0 外部中断 0P3.3 INT1 外部中断 1P3.4 T0 定时器 0 外部输入P3.5 T1 定时器 1 外部输入P3.6 WR 外部数据存储器写选择P3.7 RD 外部存储器读选择RST 重新输入。 在震荡器稳定有效运行时下,维持两个机器周期的高电平,在此可复位引脚上。在看门狗定时器益出输出后,该引脚将输出长达 98 个震荡周期的高电平。ALE/PROG 地址锁存允许/编程脉冲信号端。在访问外部程序存储器或外部数据存储器时,ALE 提供一个地址锁存信号,将低 8 位地址锁存在片外地址锁存器中。Flash并行编程时,该引脚也是编程负脉冲的输入端。在正常操作状态下,该引脚端口输出恒定频率的脉冲。其频率为静震频率的 1/6,可用做外部顶事或其他触发信号。注意,然而,要丢失一个 ALE 脉冲,在每次访问外部数据存储器时。PSEN 外部程序存储器读选通信号,低电平有效。AT89C51 执行来自外部程序存储器的指令代码时,PSEN 每个周期两次有效。在访问外部存储器时,PSEN 无效。EA/ VPP 外部程序存储器访问允许。当 EA 接地时, CPU 只只执行片外程序存储器中的程序。当 EA 接 VCC 时,CPU 首先执行片内程序存储器中的程序 0000H0FFFH,然后自动转向执行片外程序存储器中的程序 1000HFFFFH。如果程序锁定位 LB1 被编程,那么 EA 值将在复位时间有片内锁存。在与 FLASH 并行编程时,该引脚可接入12V 的编程电压 VPP。XTAL1 是片内震荡器反向放大器和时钟发生器的输入端。XTAL2 是片内震荡器反向放大器的输入端。存储器5MCS-51 单片机含有两个独立的程序存储器和数据存储器空间。程序存储器和数据存储器空间地址可高达 64K。程序存储器 当 EA 接地时,单片机只执行片外程序存储器。当 EA 接 VCC 时,单片机首先执行片内程序 4KB0000H0FFFH,然后自动转到片外程序存储器 60KB1000HFFFFH。数据存储器AT89S51 提供 128 字节的片内 RAM。这 128 字节可直接寻址或间接寻址方式访问。堆栈操作属于间接寻址方式,因此栈区可设置在这 128 字节空间。看门狗定时器当 CPU 由于扰动而使程序陷入死循环或飞跑状态时,WDT 是一种使程序恢复正常运行的有效方法。WDT 包含一个 14 位计数器和看门狗定时器复位寄存器(WDTRST) 。用户只要按先写 01EH,紧接着写入 0E1H 的顺序,将代码 01EH 和 0E1H写入 WDTRST 寄存器(地址为 0A6H)WDT 的定时器便自动计数。在震荡器有效运行的情况下,计数器没个周期将加 1。在 WDT 启动后,每次想 WDTRST 内重装数据 01EH和 0E1H,WDT 的溢出方可停止 WDT 计数。WDT 溢出时,将在器件的 RST 引脚上输出一个正脉冲。WDT 的使用用户按次序向 WDTRST 寄存器写入数据 01EH 和 0E1H,WDT 便启动运行。WDT 中是 14 位计数器值达到 16383(3FFFH)时,便产生溢出,同时单片机复位。为避免WDT 不必要的溢出,在运行 WDT 期间,用户必须定时复位 WDT,时间间隔应小于16383 个机器周期,既向 WDTRSR 寄存器写入数据 01EH 和 0E1H。WDTRST 是只写寄存器,而 WDT 中的计数器即不可读也不可写。WDT 溢出时,不仅可使单片机复位,程序从 0000H 开始执行,而且在 RST 引脚上输出一个高电平脉冲,其宽度是 98 个震荡周期。WDT 一旦溢出,便停止计数。掉电和空闲模式下的 WDT掉电模式下的震荡器停止,意味着 WDT 也停止计数。用户在掉电模式下不需要操作WDT。掉电模式的退出有两种方法:硬件复位和外部中断。当用硬件复位退出掉电模式时,对 WDT 的操作与正常情况一样。中断方式退出掉电模式时,应使中断输入保持足够长时间的低电平,使震荡器达到稳定,当中断变为高电平后,该中断被执行,在中断服务程序中复位 WDTRST。在中断引脚保持低电平时,为防止 WDT 溢出复位,在系统进入掉电模式之前先 WDTRST 复位。在进入空闲模式之前,应先设置 SFR AUXR 中的 WDIDLE 位,以确认 WDT 是否继续计数。当 WDIDLE=0 时,空闲模式下的 WDT 保持继续计数。为防止复位单片机,用户可设计一定时器。该定时器使器件定时退出空闲模式,然后复位 WDTRST 寄存器,再重新进入空闲模式。Features Compatible with MCS-51 Products 4K Bytes of In-System Programmable (ISP) Flash Memory Endurance: 1000 Write/Erase Cycles 4.0V to 5.5V Operating Range Fully Static Operation: 0 Hz to 33 MHz Three-level Program Memory Lock 128 x 8-bit Internal RAM 32 Programmable I/O Lines Two 16-bit Timer/Counters Six Interrupt Sources Full Duplex UART Serial Channel Low-power Idle and Power-down Modes Interrupt Recovery from Power-down Mode Watchdog Timer Dual Data Pointer Power-off Flag Fast Programming Time Flexible ISP Programming (Byte and Page Mode)DescriptionThe AT89S51 is a low-power, high-performance CMOS 8-bit microcontroller with 4Kbytes of in-system programmable Flash memory.The device is compatible with the industry-standard 80C51 instruction set and pinout. The on-chip Flash allows the programmemory to be reprogrammed in-system or by a conventional nonvolatile memory programmer.By combining a versatile 8-bit CPU with in-system programmable Flash on amonolithic chip, the Atmel AT89S51 is a powerful microcontroller which provides ahighly-flexible and cost-effective solution to many embedded control applications.The AT89S51 provides the following standard features: 4K bytes of Flash, 128 bytes ofRAM, 32 I/O lines, Watchdog timer, two data pointers, two 16-bit timer/counters, a fivevectortwo-level interrupt architecture, a full duplex serial port, on-chip oscillator, andclock circuitry. In addition, the AT89S51 is designed with static logic for operationdown to zero frequency and supports two software selectable power saving modes.The Idle Mode stops the CPU while allowing the RAM, timer/counters, serial port, andinterrupt system to continue functioning. The Power-down mode saves the RAM contentsbut freezes the oscillator, disabling all other chip functions until the next externalinterrupt or hardware reset.Pin ConfigurationsBlock DiagramPin DescriptionVCC Supply voltage.GND Ground.Port 0 Port 0 is an 8-bit open drain bidirectional I/O port. As an output port, each pin can sink eightTTL inputs. When 1s are written to port 0 pins, the pins can be used as high-impedanceinputs.Port 0 can also be configured to be the multiplexed low-order address/data bus duringaccesses to external program and data memory. In this mode, P0 has internal pull-ups.Port 0 also receives the code bytes during Flash programming and outputs the code bytesduring program verification. External pull-ups are required during program verification.Port 1 Port 1 is an 8-bit bidirectional I/O port with internal pull-ups. The Port 1 output buffers cansink/source four TTL inputs. When 1s are written to Port 1 pins, they are pulled high by theinternal pull-ups and can be used as inputs. As inputs, Port 1 pins that are externally beingpulled low will source current (IIL) because of the internal pull-ups.Port 1 also receives the low-order address bytes during Flash programming and verification.Port 2 Port 2 is an 8-bit bidirectional I/O port with internal pull-ups. The Port 2 output buffers cansink/source four TTL inputs. When 1s are written to Port 2 pins, they are pulled high by theinternal pull-ups and can be used as inputs. As inputs, Port 2 pins that are externally beingpulled low will source current (IIL) because of the internal pull-ups.Port 2 emits the high-order address byte during fetches from external program memory andduring accesses to external data memory that use 16-bit addresses (MOVX DPTR). In thisapplication, Port 2 uses strong internal pull-ups when emitting 1s. During accesses to externaldata memory that use 8-bit addresses (MOVX RI), Port 2 emits the contents of the P2 SpecialFunction Register.Port 2 also receives the high-order address bits and some control signals during Flash programmingand verification.Port 3 Port 3 is an 8-bit bidirectional I/O port with internal pull-ups. The Port 3 output buffers cansink/source four TTL inputs. When 1s are written to Port 3 pins, they are pulled high by theinternal pull-ups and can be used as inputs. As inputs, Port 3 pins that are externally beingpulled low will source current (IIL) because of the pull-ups.Port 3 receives some control signals for Flash programming and verification.Port 3 also serves the functions of various special features of the AT89S51, as shown in thefollowing table.RST Reset input. A high on this pin for two machine cycles while the oscillator is running resets the device. This pin drives High for 98 oscillator periods after the Watchdog times out. ALE/PROG Address Latch Enable (ALE) is an output pulse for latching the low byte of the address durin accesses to external memory. This pin is also the program pulse input (PROG) during Flash programming.In normal operation, ALE is emitted at a constant rate of 1/6 the oscillator frequency and may be used for external timing or clocking purposes. Note, however, that one ALE pulse isskipped during each access to external data memory.PSEN Program Store Enable (PSEN) is the read strobe to external program memory.When the AT89S51 is executing code from external program memory, PSEN is activatedtwice each machine cycle, except that two PSEN activations are skipped during each accessto external data memory.EA/VPP External Access Enable. EA must be strapped to GND in order to enable the device to fetch code from external program memory locations starting at 0000H up to FFFFH. Note, however, that if lock bit 1 is programmed, EA will be internally latched on reset.EA should be strapped to VCC for internal program executions.This pin also receives the 12-volt programming enable voltage (VPP) during Flash programming.XTAL1 Input to the inverting oscillator amplifier and input to the internal clock operating circuit.XTAL2 Output from the inverting oscillator amplifierMemoryOrganizationMCS-51 devices have a separate address space for Program and Data Memory. Up to 64Kbytes each of external Program and Data Memory can be addressed.Program Memory If the EA pin is connected to GND, all program fetches are directed to external memory.On the AT89S51, if EA is connected to VCC, program fetches to addresses 0000H throughFFFH are directed to internal memory and fetches to addresses 1000H through FFFFH aredirected to external memory.Data Memory The AT89S51 implements 128 bytes of on-chip RAM. The 128 bytes are accessible via directand indirect addressing modes. Stack operations are examples of indirect addressing, so the128 bytes of data RAM are available as stack space.WatchdogTimerThe WDT is intended as a recovery method in situations where the CPU may be subjected tosoftware upsets. The WDT consists of a 14-bit counter and the Watchdog Timer Reset(WDTRST) SFR. The WDT is defaulted to disable from exiting reset. To enable the WDT, auser must write 01EH and 0E1H in sequence to the WDTRST register (SFR location 0A6H).When the WDT is enabled, it will increment every machine cycle while the oscillator is running.The WDT timeout period is dependent on the external clock frequency. There is no way to disablethe WDT except through reset (either hardware reset or WDT overflow reset). WhenWDT overflows, it will drive an output RESET HIGH pulse at the RST pin.Using the WDT To enable the WDT, a user must write 01EH and 0E1H in sequence to the WDTRST register(SFR location 0A6H). When the WDT is enabled, the user needs to service it by writing 01EH and 0E1H to WDTRST to avoid a WDT overflow. The 14-bit counter overflows when it reaches16383 (3FFFH), and this will reset the device. When the WDT is enabled, it will increment every machine cycle while the oscillator is running. This means the user must reset the WDT at least every 16383 machine cycles. To reset the WDT the user must write 01EH and 0E1Hto WDTRST. WDTRST is a write-only register. The WDT counter cannot be read or written.When WDT overflows, it will generate an output RESET pulse at the RST pin. The RESETpulse duration is 98xTOSC, where TOSC=1/FOSC. To make the best use of the WDT, it should be serviced in those sections of code that will periodically be executed within the time required to prevent a WDT reset.
收藏