基于数字电路的电子秒表课程设计报告

《基于数字电路的电子秒表课程设计报告》由会员分享，可在线阅读，更多相关《基于数字电路的电子秒表课程设计报告（11页珍藏版）》请在装配图网上搜索。

1、-基于数字电路电子秒表课程设计摘 要电子秒表是一种用数字电路技术实现时、分、秒计时的装置，无机械装置，具有较长的使用寿命，因此得到了广泛的使用。它从原理上讲是一种典型的数字电路，其中包括了组合逻辑电路和时序电路。本次实验所做电子式秒表由信号发生系统和计时系统构成,并具有清零,暂停功能。由于需要比较稳定的信号，所以信号发生系统555定时器与电阻和电容组成的多谐振荡器构成，信号频率为100HZ。计时系统由计数器、译码器、显示器组成。计数器由74 LS160构成，由十进制计数器组成了一百进制和六十进制计数器，采用异步进位方式。译码器由74LS48构成，显示器由数码管构成。清零,暂停功能由RS触发器构

2、成防抖动开关。具体过程为：由晶体震荡器产生100HZ脉冲信号先进入计数器，然后传入译码器，将4位信号转化为数码管可显示的7位信号，结果以“分”、“秒”、“10毫秒”依次在数码管显示出来。该秒表最大计时值为59分59.99秒，“10毫秒”为一百进制计数器组成，“分”和“秒”为六十进制计数器组成。关键词：计时精度计数器显示器AbstractElectronic stopwatch is the realization of a digital circuit technology,.It can realize the hour, minute, second timer.It does not

3、have mechanical means and has a longer life, so it has been widely used. The principle is a typical digital circuit, which includes a combination logic circuit and a timing circuit. The e*periments can be done by electronic stopwatch constituted by the signal system and timing system, and has cleare

4、d pause function. Due to the need of a more stable signal, the signal generating system is constituted by the 555 Timer with the resistors and capacitors, and the signal frequency is 100Hz. Timing system contains the counter, decoder, display. Counter 74 LS160 constituted by the decimal counter the

5、decimal and se*agesimal counter, which uses asynchronous binary. The decoder from 74LS48 constitute display digital tube constitute Cleared, the pause function by the RS flip-flop. Its specific process: the 100Hz pulse signal generated by the crystal oscillator and first into the counter, and then t

6、he incoming decoder, a 4-bit signal is converted to 7-bit signal of the digital control can be displayed, the result by minute, second, 10 milliseconds turn on the digital display. The stopwatch timing is 59 minutes, 59.99 seconds, 10 milliseconds is the 150 binary counter, minute and second is the

7、si* decimal counter.Keyword:Timing accuracy counter display目 录一、设计任务与要求2二、方案设计与论证2三、单元电路设计与参数计算41信号发生器单元电路42时钟分频计数单元电路63显示及译码单元电路114控制电路13四、总原理图及元器件清单14五、结论与心得17六、参考文献18一、设计任务与要求用74系列数字器件设计一个电子秒表,要求:1. 以0.01秒为最小单位进行显示。2. 秒表可显示0.01秒到60分钟的量程。3. 该秒表具有清零、开始计时、停止计时功能，并能防抖动。二、方案设计与论证电子秒表实际上是一个频率（100HZ）进行计

8、数的计数电路。由于秒表计数的需要，故要在电路上加一个控制电路，该控制电路清零、启动计时、暂停及继续计数等控制功能，同时需要一个分频电路把100kHZ分成100HZ的时间信号达到准确稳定。通常使用石英晶体振荡器电路构成数字钟。数字电子钟的总体图如下图1所示。由图可见，数字电子钟由以下几部分组成：555振荡器和分频器组成的秒脉冲发生器；秒表控制开关；一百进制秒、六十进制分计数器和六十进制秒计数器；以及秒、分的译码显示部分等图1 总体设计方案框图图1中，各单元电路的工作原理图下：(1) 信号发生器:选择信号发生器时，有两种方案：一种是用晶体振荡器，另一种方案是采用集成电路555定时器与电阻和电容组成

9、的多谐振荡器。石英晶振荡器精度很高，一般都需要多级分频。本次设计选用555定时器。(2)显示电路:电子秒表，需要显示数字,根据设计要求，要用数码管来做显示器。题目要求最大记数值为59分59.99秒，则需要一个8段数码管作为秒位（有小数点）和五个7段数码管作为分秒位。要求计数分辨率为0.0 1秒，则我们需要相应频率的信号发生器。(3)计数器:秒表核心部分计数器，此次选择74LS160计数器。它具有同步置数和异步清零功能。主要是利用它可以十分频的功能。计数脉冲是由555定时器构成的多谐振荡器，产生100赫兹脉冲。如果精度要求高，也可采用石英振荡器。(4)译码器:在选择译码器的时候，有多种选择，如7

10、4LS47，74LS48等4-7线译码器。如果选择7447，则用来驱动共阴极数码管；如果选择7448，则用来驱动共阴极数码管。在选择数码显示管时，可以利用六个数码管；也可以借鉴简易数字频率计中的四位数码管来显示后四位，再用两个数码管显示分钟的两位。本次设计中选择前一种方法。(5)控制电路: 用集成与非门构成基本RS触发器，属低电平直接触发的触发器，有直接置位、复位、暂停的功能，并能防抖动。三、单元电路设计与参数计算本次课设中，我主要承担了信号发生器、计数器等单元电路的设计及仿真，以及PCB板的设计等任务，先将其容详细介绍如下：1信号发生器单元电路1.1用555定时器构成方波发生器（1）555定

11、时器引脚排列及功能表图2 555定时器引脚排列1脚：外接电源负端VSS或接地，一般情况下接地。8脚：外接电源VCC，双极型时基电路VCC的围是4.5 16V，CMOS型时基电路VCC的围为3 18V。一般用5V。3脚：输出端Vo2脚：低触发端6脚：TH高触发端4脚：是直接清零端。当端接低电平，则时基电路不工作，此时不论、TH处于何电平，时基电路输出为“0”，该端不用时应接高电平。5脚：VC为控制电压端。若此端外接电压，则可改变部两个比较器的基准电压，当该端不用时，应将该端串入一只0.01F电容接地，以防引入干扰。7脚：放电端。该端与放电管集电极相连，用做定时器时电容的放电。（2）用555定时器

12、构成方波发生器电路如下图所示。其中 T1=(R1+R2)C1ln2 为充电时间T2=R1C1ln2 为放电时间T=T1+T2=(R2+2R1)C1ln2 为脉冲周期F=1/T 为振荡频率经过计算并实际调整，方案为R2=10K，R1=100K， c1=100纳法。在实践中，如果用示波器观察到频率不正确，可调整R2来改变频率，减小误差。图3 555定时器构成方波发生器muitisim仿真电路调节R2使得多谐振荡器的输出为100Hz时钟脉冲，并接集成芯片74LS00(SA)的2号管脚,而SA的1号管脚则接暂停/继续按钮, 暂停/继续按钮通过高低电平的转换以及74LS00的与逻辑运算实现对时钟脉冲CP

13、的封锁与开通控制,而其他电路不受其影响。74LS00的3号管脚输出接至U1（最低位十进制计数器74LS160）的时钟输入端作为时钟分频计数的基本时钟。在muitisim中仿真结果为： 图4 仿真结果波形图2时钟分频计数单元电路（1）时钟脉冲分频计数总体部分：首先由十进制模块通过串行计数组成100分频电路，因为74LS160是同步十进制计数器，在Q3Q0输出端为1001（即9）时，其进位端TC同时由0变为1，设计过程中采用的是置数清零法，而集成芯片74LS160为同步置数，此处如果TC直接接入下一级的时钟输入端，则会发生本位数字为9，而它的高位数字已经进位的现象。要消除这种现象则可以在TC端与下

14、一级的时钟端之间接入一个非门，使得TC输出反相，在本位输出进位脉冲时，其高位时钟接收到的为时钟的无效边沿（下降沿），而在本位自然清零时，高位才会接收到一有效时钟边沿（上升沿），从而达到正确进位的目的。而六十进制与下级模块的级连，由于六进制模块在实现过程中已经接入了一个74LS00的与非门，故其输出不必再接非门，而是从该输出端接至高位时钟脉冲端。集成芯片74LS160，其管脚排列如图所示。图574LS160管脚排列表2引脚功能如下表所示：输入输出MRPECETCEPCLKP3P2P1P0Q3Q2Q1Q00*000010* D3D2D1D0D3D2D1D01111 *计数110*保持11*0*保持

15、（2）由集成芯片74LS160构成十分频器74LS160本身即为同步十进制计数器，用以构成十分频器直接使用其进位输出端即可，需要注意的是，在级联过程中，因为74LS160计数过程为上升沿有效，而进位输出时CO端是由0变1，为上升沿，要使计数状态不缺失，需在CO与下一级的连接中串入一个非门。如下图所示：图6 十分频器电路图（3） 使用芯片74LS160构成6进制计数器由74LS160组成的六分频电路如下图所示电路，给CLK以点动单脉冲或频率较低的连续脉冲，Q端接发光二极管，观察发光二极管的状态。同时进位输出端接发光二极管，观察并记录现象，看是否为六进制输出。判断其正确性与可靠性，经验证该电路动作

16、可靠，输出正确。图7 6进制计数器电路图（4）由十分频电路及六分频电路组成一百分频及六十分频电路一百分频电路如下图所示： 两级十分频电路串联，中间通过74LS04的一个非门把进位输出端的时钟信号送入高位的时钟输入端CLK,实现准确的串行进位控制,清零控制端并接，接到复位/开始控制按钮，实现控制。图8 一百分频电路图六十分频电路如下图所示：一级十分频电路与一级六分频电路串联，形成串行进位计数，其部级联与一百进制相同,时钟脉冲均为低位的进位端通过一非门接至高位的CLK端。清零控制端并接，接到复位/开始控制按钮，实现控制。图9 六十分频电路图总体计数电路图为： 74LS160各引脚功能如下 图11

17、74LS160引脚功能表 由上图我们可以得到最终的总体计数器各引脚输出波形图为： 图12 74LS160引脚输出波形图一百进制和六十进制计数器之间、六十进制和一百进制之间的接法如下图13所示。 图13 总体计数电路图最终仿真结果为： 以及: 下面对其他单元电路介绍如下：3显示及译码单元电路译码驱动电路（74LS47、74LS48）及七段显示数码管（1）七段显示数码管 实际工作中常采用发光二极管型七段显示数码管来直观地显示数字。它的数字形式如下图所示：图14 七段显示数码管数码管的每一段是一个发光二极管，按发光二极管的连接方式可分为共阴极和共阴极两种。共阴极二极管的公共端接正电源（高电平），a、

18、b、c、d、e、f、g中接低电平则发光，因此成为低电平有效。共阴极的公共端接地（低电平），a、b、c、d、e、f、g接高电平则发光，即高电平有效。（2）七段译码驱动电路 在七段译码驱动电路中，对应于不同类型数码管有不同的驱动芯片，驱动共阴极数码管用共阴极驱动器（如74LS47），驱动共阴极数码管用共阴极驱动器（如74LS48）。驱动电路如下图所示(其中74LS48的345管脚均接高电平): 图15 七段译码驱动电路在这里我们采用74LS48D和RPACK来构成译码部分，译码器与数码管匹配电路的仿真图如下图16译码电路图4控制电路（1） 基本RS触发器用集成与非门构成基本RS触发器，属低电平直接

19、触发的触发器，有直接置位、复位的功能。它的一路输出作为单稳态触发器的输入，另一路输出作为与非门的输入控制信号。按动按钮开关J1（接地），则门1输出=1；门2输出Q=0，J1复位后Q、状态保持不变。再按动按钮开关J2，则Q由0变为1，门5开启，为计数器启动作好准备。由1变为0，送出负脉冲，启动单稳态触发器工作。基本RS触发器在电子秒表中的职能是启动和停止秒表的工作.图12 RS触发器电路（3）单稳态触发器图13 单稳态触发器电路用集成与非门构成的微分型单稳态触发器。单稳态触发器的输入触发负脉冲信号Vi由基本RS触发器端提供，输出负脉冲Vo通过非门加到计数器的清除端R。静态时，门4应处于截止状态，

20、故电阻R必须小于们的关门电阻Roff。定时元件RC取值不同，输出脉冲宽度也不同。当触发脉冲宽度小于输出脉冲宽度时，可以省去输入微分电路的Rp和Cp。单稳态触发器在电子秒表中的职能是为计数器提供清零信号。四、总原理图及元器件清单（1） 总体原理图如图14，其中由于译码电路仿真结果不理想，故实际仿真电路没有采用。图14 总体原理图（2） 总体原理说明：在仿真软件上接通电源1.合上复位电路的开关，是电路在工作之前先清零。电子秒表处于复位状态。2.当第一次按动开关K，产生第一个单脉冲作为基本RS触发器的时钟，使三状态控制电路的输出端Q1产生高电平，经与非门后，使0.01秒脉冲进入计数器计数，并译码、显

21、示出来。 3.当第二次按动开关K，产生第二个单脉冲使三状态控制电路输出端Q1输出低电平Q2输出高电平，关闭与非门，使计数停止。 4.当需要复位清零时，按动复位电路的开关K。电路即处于复位状态。 5.再按动控制电路开关K时，电子秒表又进入计数状态。（3）元器件清单序 号名 称 型号参数封装数量备注1R1,R3,R4,R5RPACK_VARIABLE_2*7,180A*IAL0.342R7,R8RPACK_VARIABLE_2*8,180A*IAL0.323U7,U8,U9,U10,U11,U12,U20,U21,U2274LS160DDIP1694U15A,U24A74LS00DDIP1415U

22、14A74LS04DDIP1416U25555_TIME_RATEDVR517R2A*IAL0.31100K8R6A*IAL0.315.1K9C5RAD0.220.01uF10C6RAD0.21uF（4）PCB图五、结论与心得课程设计已经结束，方案和结果都让我们比较满意，完成了所有的设计要求。在这次课题设计中，我进行不断的研究与探索而成的。实现了电路的最简洁，使电路图简单易懂。但是，在这次设计过程中也遇到不少的麻烦，例如在仿真组装调试过程中曾出现以下故障：脉冲发生器（555定时器构成的多谐振荡器）没法实现0.01s的脉冲信号。最后查得原因为参数不对，排除方法是利用f=1.44/R1+2R2)C

23、适当的选取定值电阻、电容的大小并用频率计检测。经过多次反复的检查和排除，最终一一解决，实现了部分功能。本次课设留给我们组印象最深的是：要设计一个成功的电路，必须要有扎实的知识基础，要熟练地掌握课本上的知识，这样才能对试验中出现的问题进行分析解决，同时还需要有耐心和毅力。课设过程中，我们深刻的体会到在设计过程中，要考虑到各个元器件的功能和特性，要翻阅大量资料，参考别人的经验。只有这样才能把自己的电路设计的完美。通过这次对电子秒表的设计与制作，让我们了解了设计电路的程序，也让我们了解了关于数字秒表的原理与设计理念。在此次的数字秒表设计过程中，更进一步地熟悉了芯片的结构及掌握了各芯片的工作原理和其具体的使用方法。总体来说，通过这次课程设计学习，我们对许多电路都有了大概的了解，也熟练了常用绘图软件的使用，加深了我们对专业的了解，培养了我们学习的兴趣；我们还认识到，虽然“万事开头难”，但只要我们沉着冷静，团结一致，耐心、细心地找到突破口，最终问题是一定能解决的；同时我们还认识到，一个人的力量永远都是有限的，一个人的知识也总是有局限性的，但通过这次课程设计的团队合作，我们深深地体会到了团队的力量，也让我们体会到了团队合作的快乐！六、参考文献1萧宝瑾电路CAD讲义 理工大学2阎石数字电子技术基础第五版：高等教育，19983梅生，美莺，徐振英. 电子技术基础课程设计M.：高等教育. z.