锁相环频率合成器课程设计报告

《锁相环频率合成器课程设计报告》由会员分享，可在线阅读，更多相关《锁相环频率合成器课程设计报告（8页珍藏版）》请在装配图网上搜索。

1、-大学基于锁相环的频率合成器课程设计报告学 院： 姓 名： 学 号： 班 级： 指导教师： 日 期：组 员：目录一、 设计和制作任务3二、主要技术指标 3三、确定电路组成方案 3四、设计方法 4一、振荡源的设计 4二、N分频的设计 4三、1KHZ标准信号源设计即M分频的设计 5五、锁相环参数设计6六、调试步骤7七、实验小结8八、电路板制作8九、心得体会9附录：各芯片的管脚图10锁相环CD4046设计频率合成器容摘要：频率合成是以一个或少量的高准确度和高稳定度的标准频率作为参考频率，由此导出多个或大量的输出频率，这些输出的准确度与稳定度与参考频率是一致的。在通信、雷达、测控、仪器表等电子系统中有

2、广泛的应用，频率合成器有直接式频率合成器、直接数字式频率合成器及锁相频率合成器三种根本模式，前两种属于开环系统，因此是有频率转换时间短，分辨率较高等优点，而锁相频率合成器是一种闭环系统，其频率转换时间和分辨率均不如前两种好，但其构造简单，本钱低。并且输出频率的准确度不逊色与前两种，因此采用锁相频率合成。关键词：频率合成器 CD4046一、 设计和制作任务1 确定电路形式，画出电路图。2 计算电路元件参数并选取元件。3 组装焊接电路。4 调试并测量电路性能。5 写出课程设计报告书二、主要技术指标1频率步进 1kHz2频率稳定度 1KHz3 电源电压 Vcc=5V三、确定电路组成方案原理框图如下，

3、锁相环路对稳定度的参考振动器锁定，环串接可编程的分频器，通过改变分频器的分配比N，从而就得到N倍参考频率的稳定输出。晶体振荡器输出的信号频率f1，经固定分频后M分频得到基准频率f1，输入锁相环的相位比拟器PC。锁相环的VCO输出信号经可编程分频器N分频后输入到PC的另一端，这两个信号进展相位比拟，当锁相环路锁定后得到：f1/M=f1=f2/N 故 f2=Nf1 (f1为基准频率)当N变化时，或者N/M变化时，就可以得到一系列的输出频率f2。四、设计方法一、振荡源的设计用CMOS与非门和1M晶体组成1MHz振荡器，如图14。图中Rf 使F1工作于线性放大区。晶体的等效电感，C1、C2构成谐振回路

4、。C1、C2可利用器件的分布电容不另接。F1、F2、F3使用CD4049。二、N分频的设计方案一：用一片CD4017作分频器组成2-9KHZ频率合成器。4017构成二、三，九等分频器，将上述4017组成的分频器代入图15中的1/N分频器，就组成29KHZ频率合成器。方案二：单片CD4522频率合成器构成1-9kHz变化。CD4522是可预置数的二一十进制1/N减计数器。其引脚见附录。其中D1-D4是预置端，Q1Q4是计数器输出端，其余控制端的功能如下：PE3=1时，D1D4值置进计数器EN4=0，且CP6时，计数器Q1Q4减计数；CF13=1且计数器Q1Q4减到0时，QC(12)=1 Cr(1

5、0) =1时，计数器清零。 单片4522分频器，拨盘开关为BCD码开关，如当数据窗口显示3时则A和1，2相连；当显示5时，则A和14相连，其余类推。4个100K电阻用来保证当拨盘开关为*脚不和A相连，也就是悬空时，为低电平。工作过程是这样的：设拨盘开关拨到N，当*时刻PE3=1， 则N置到IC的计数器中，下一个CP来时，计数器减计数变为N-1，一直到第N个CP来时，计数器为0。这时由于CF13=1，所以QC12=1，也即PE3=1又恢复到开场状态，开场一个新的循环。很显然，每来个N个CP，QC12就会出现一个高电平，也就是QC12应是CP的N分频信号。用改图电路代替上图中4017局部，组成19

6、KHz频率合成器方案三：用三片4522组成1999HHZ频率合成器如下列图，最终应做到拨盘开关的数值是多少，VCO输出信号的频率就是多少KHz。图3 1999HHZ频率合成器方案比拟： 虽然三个方案都能实现频率合成器，方案一和方案二差不多，原理简单，构造清晰，但是最终频率只能实现1-9kHz，而方案三虽然原理和构造上都比拟复杂，但是可以到达1-999KHz的频率变化，所以选择方案三。三、1KHZ标准信号源设计即M分频的设计根据4518的输出波形图，可以看出4518包含二分频、四分频、十分频，用二片CD4518共4个计数器组成一个1000分频器，也就是三个十分频器，这样就可把1MHz的晶振信号变

7、成1KHz的标准信号。如下列图所示：通过前面的分析可以得到总体的设计电路图如下：五、锁相环参数设计本设计中，M固定，N可变。基准频率f1定为1KHz，改变N值，使N=1999，则可产生f2=1KHz999KHz的频率围。锁相环锁存围：fma*=1M1.1MHzfmin=1001KHz则fma*/fmin=1K11K使用相位比拟器PC21） 假设R2，则由fma*/fmin=1K-11K由右图大概确定R2/R1的值约为1-10K选定R1=10K,可得R2=100-500K。选定Vdd=5-10v,参照右图与fmin=1001kHz可求出C1=2*10-4uF2） 假设R2=，由fo=fma*/2

8、=500KHz,参照图5并选定Vdd=510v，可得C1=1.5*10-42*10-4uF又 2fc=fma*+fmin=(1000.11001)kHz,2fl=fma*-fmin=(999999.9)kHz, T1=R3*C2 最终算出R3*C2=2*fl/(2fc)2 =0.318uF 令R3=10K，则C231.8pF六、调试步骤1、接上电源后，测试晶振产生的频率f0和经过各次分频后的频率fi。晶振产生的频率f0Hz第一次十分频f1Hz第二次十分频f2Hz第三次十分频f3Hz1.010M101.2K10.10K1.010K2、把开关往左拨，即断开4046与4522的连接，测试4046本身

9、的振动频率4046本身的振动频率fMHz1.515MHz3、拨动拨码盘，测输出频率拨码盘输出频率fHz40463脚频率fHz输出波形1976Hz1.012K1010.04K1.012K100101.0K1.012K300301.2K1.012K900909.1K检测不到9991.01M检测不到七、实验小结在做实验过程中碰到一下几个问题：1、 开场时，输出一直没有信号首先我先检查了振荡源，M分频，N分频及锁相环模块，先确定是那个模块出了问题。检查结果发现振荡源不起振，经过认真检查了电路，后来发现原来是自己没有认真阅读芯片资料，CD4049的电源是接1脚的，而我把电源给接16脚了。2、振荡源起振后

10、，输出仍然没有信号 1检查M分频，用示波器观察4518各级分频器的输出信号，输出结果为1KHz，显然M分频模块正常工作。2检查锁相环局部，断开4046的鉴相器输入端3脚和4522的连线，让4046的3、4脚短接，即不分频。4046的14脚输入几KHz几百KHz的CMOS信号，4046的4脚输出信号能跟踪14脚输入信号，所以锁相局部也正常。3检查N分频，用函发源直接给4522的输入端输入100kHZ信号，把拨码盘拨为100，观察输出信号是否为1KHz，结果发现没有输出信号，可以判断问题是出在N分频局部，然后搭成单级电路的方法检查每片4522是否正常，再接成级联的，拨盘开关置为100多，用示波器可

11、以观察到分频器的输入、输出波形。3、当频率到700KHz以上时，发现频率偏差围就比拟大，为了使能够调节，我通过一个定值电阻和电位器来作为锁相环的R1和R2。4、为什么当频率为900KHz以上时，4046的3引脚频率不能测到1KHz.我想原因应该有多种可能，一种是可能锁相环的锁定围不能到达900KHz，但是4脚的输出频率为909.1KHz，从这个可以看出应该还是在锁相环的锁定围的；另一种可能就是N分频的问题，当输入为100分频时，3脚可以测出1.012KHz，但是占空比已经是非常小的了，从示波器上只能看到一条线，当输入为900时，3脚信号的占空比更小了，示波器可能测不出来。八、电路板制作在制作电

12、路板之前，要先对整个电路构造及其在万用板的布局进展分析，然后画出实际的布线图。在焊电路板之前，应该要做一些准备工作，把各个元器件和工具都准备好，焊接电路时连接各芯片引脚的线尽量靠近引脚，尽量使各个器件都贴在万用板上，减小各个器件的引脚，从而降低对电路的影响。为了使整个电路在外观上更加的美观和稳定，所以在焊接时全部用锡来作为导线连接，在布局和连线上要格外小心，如果稍微连错的就会影响输出结果，也不好改动，所以在焊接时要非常的认真。焊接结果如下列图所示：示波器输出波形如下列图所示：九、 心得体会这次专业课程设计，让我的根底理论知识、动手实践能力经历了一次检验，暴露了自己的许多不扎实的方面。在两天的实验过程中，从实验原理图的识别、理解，元件、芯片工作原理的理解，到电路板的焊接，检查，调试。都很认真地去做了，但是仍然出现了一些偏差，经过反复检测、调试，之后出现的结果接近于理想结果图像几乎呈现方波。在调试过程中加深了对原理的理解，并掌握的错误调试检修的方法，极大的激发了我对电子技术的兴趣，同时很感教师的指导。 附录：各芯片的管脚图 a4017 b4522 c4049 d4518 . z