南邮数字电路与逻辑设计总复习题高教课堂

《南邮数字电路与逻辑设计总复习题高教课堂》由会员分享，可在线阅读，更多相关《南邮数字电路与逻辑设计总复习题高教课堂（119页珍藏版）》请在装配图网上搜索。

1、数字电路与逻辑设计总复习数字电路与逻辑设计总复习卢庆莉卢庆莉 编写编写1详细课资第一章第一章 复习题复习题一一 填空填空1 已知已知 : A=( 1111011)2,则则 A=( )10=( )8421BCD 0= ( )161230001 0010 00117B2、（ 1000 ）16 （700 ）16 = （ 900 ）16 = （ 2304 ）10= （ 4400 ）8 = （ 100100000000）2= (0010 0011 0000 0100)8421BCD2详细课资3 (1.39)10=( )2 (本题要求保持原精度本题要求保持原精度) 1%。1.0110001 27=128

2、, 则则 1/128 1% , 取取n=7位位4、一个、一个10位的二进制数最大可表示的十进制数是位的二进制数最大可表示的十进制数是（ ）。）。10235、表示一个最大的两位十进制数，至少需要、表示一个最大的两位十进制数，至少需要（ ）位二进制数。）位二进制数。76、十进制数十进制数4，5，6，7对应的三位循环码分别为对应的三位循环码分别为_、_、_、_。1101111011003详细课资一一 选择题选择题 1 1 函数函数F=AF=A B B与与G=ABG=AB的关系为的关系为_。 A.A.仅互非仅互非 B.B.仅对偶仅对偶 C.C.相等相等 D. D. 既互非又对偶既互非又对偶Dnn2n2

3、12 n2、n个变量可以构成个变量可以构成_个最小项。个最小项。 A. B. C. D. C3、下列各式中，下列各式中，_是三变量是三变量A、B、C的最小项。的最小项。 a.A+B+C b.A+BC c.ABC d. ABCC4 4、设运算符为、设运算符为$ $，已知有如下运算结果：，已知有如下运算结果：0$0=00$0=0、 0 $1=00 $1=0、1 $0=01 $0=0、1 $1=11 $1=1，则该运算是，则该运算是_。 A.A.或运算或运算 ；B.B.与运算；与运算； C.C.异或运算；异或运算；D.D.同或运算；同或运算；B第二章第二章 复习题复习题4详细课资5、实际使用时与非门

4、的闲置输入端应置、实际使用时与非门的闲置输入端应置_，或非，或非门的门的的闲置输入端应置的闲置输入端应置。 A.高电平高电平 ; B.低电平低电平AB6、表达式、表达式ABC+AD+BD+CD的多余项为的多余项为_。 A.BD ; B.AD ;C.CD ;D.ABCC5详细课资8、标准与或式是由、标准与或式是由_构成的逻辑表达式。构成的逻辑表达式。A.与项相或与项相或; B.最小项相或最小项相或; C.或项相与或项相与; D.最大相相与最大相相与B9、乘积项、乘积项ABCD的逻辑相邻相为的逻辑相邻相为_。A.ABCD; B.ABCD; C.ABCD; D.ABCD9、乘积项、乘积项ABCD的逻

5、辑相邻相为的逻辑相邻相为_。A.ABCD; B.ABCD; C.ABCD; D.ABCD9、乘积项、乘积项ABCD的逻辑相邻相为的逻辑相邻相为_。A.ABCD; B.ABCD; C.ABCD; D.ABCD9、乘积项、乘积项ABCD的逻辑相邻相为的逻辑相邻相为_。A.ABCD; B.ABCD; C.ABCD; D.ABCDC10、组合逻辑电路中的逻辑冒险现象是由于、组合逻辑电路中的逻辑冒险现象是由于_引起。引起。A.电路未达到最简电路未达到最简; B.电路有多个输出电路有多个输出; C.电路中存在延时电路中存在延时; D.逻辑门类型不同。逻辑门类型不同。C6详细课资解解:二二 直接写出直接写出

6、F = (A +B) C + A +B +CF = (A + B) C + A + B +C三、（三、（1）若）若F（ABC）=m（0，1，3，6）则其对则其对偶式偶式F= m （ ）。）。解解:F（ABC）=m（0，1，3，6）F（ABC）=m（2，4，5，7）F（ABC）=m（2，4，5，7）F（ABC）=m（2，4，5，7）F（ABC）=m（5，3，2，0）0, 2, 3, 57详细课资四四. 填空填空(1)F(A,B,C)=AB+BC=m(?)解解: F(A,B,C)=AB+BC= AB( C+ C ) + ( A+ A )BC= ABC + ABC +ABC= m7 + m6 +m3

7、= ( 7 , 6 , 3 )8详细课资(3)F(A,B,C)=1 A BC=m(?)解解: F(A,B,C)= A BC= A BC + A BC=A (B + C ) +ABC= A B +A C +ABCF(A,B,C)= ( 0, 1, 2 ,7 )9详细课资五五、若若F1(A,B,C)=m(0, 1, 2, 3) ， F2(A,B,C)=M(0, 1, 2, 3) ,则则F1 F2=（ ? ）。）。解解: = F1 F2= 1F1F2F10详细课资九九. 用公式法化简函数用公式法化简函数解解: F =A+ B C + B D + A B + A B C D=A + B C +B D

8、+B= A + B + C + DF = (F) = A B C D11详细课资解解: F = A + B C + A B + B + C= A B C + A B + B + C= A (B C + B) + B + C= A ( B + C ) + B + C= A + B + C + B + C= A + 1= 112详细课资解解: F=A B( C + D )+B C+A B+A C+B C+B C D=A B C+A B D+B+A B+A C +B C D=A C+A D + B + A +A C +C D=C + D +B +A +C D= A + B + C + D13详细课资

9、解解: F=ABC +ABD +( A + B) C D + C D D=AB ( C+D ) + A B C D + C D D= AB C D + A B C D + C D D= C D + ( C D + C D ) D= C D +C D= 114详细课资六六 试用卡诺图法把下列函数化简为最简试用卡诺图法把下列函数化简为最简 “与与-或或”式式解解:F = B D +A D15详细课资（2）真值表如下所示，试将该函数）真值表如下所示，试将该函数F(A,B,C,D) 化简为最简化简为最简“与与-或或”式。式。解解: F = C D+ A D16详细课资3.用卡诺图法化简函数用卡诺图法化

10、简函数F（1）F(A,B,C,D)=ABD+ACD，且，且(B+D)(A+B+D)=1为为 最简与或式，并用最少与非门实现该函数。最简与或式，并用最少与非门实现该函数。 解解:F=AB +AC=AB AC17详细课资(2)F=(ACD+ABC+ABC+ACD)ABC+ACD+ABC+ACD求最简求最简“与与-或或”式。式。解解:F=BD18详细课资(3)、已知、已知F1（A B C D）=m（0，3，4，5，7，9，10，13，14，15）F2（A B C D）=m（2，3，5，6，7，9，12，13，15）试用卡诺图运算的方法求试用卡诺图运算的方法求F3（A B C D）= F1（A B C

11、 D） F2（A B C D）的最简与或表达式。）的最简与或表达式。19详细课资(4)已知：已知：F1=m（1，2，3，5，7）+ （0，6） F2= m（0，3，4，6）+ （2，5)，求，求F= F1 F2的最简与或式。的最简与或式。解解:F= F1 F2 = A B20详细课资第三章第三章 复习题复习题1 1、CMOSCMOS反相器反相器（b）逻辑符号）逻辑符号1AP21详细课资2 2、CMOSCMOS与非门与非门&BAP（b）逻辑符号）逻辑符号22详细课资3 3、带缓冲级的、带缓冲级的CMOSCMOS与非门与非门BA1P111图图3.4.4 带缓冲级的带缓冲级的CMOS与非门与非门23

12、详细课资带缓冲级的带缓冲级的CMOSCMOS与非门电路图与非门电路图24详细课资4 4、CMOS CMOS 或非门或非门1BAP（b）逻辑符号）逻辑符号25详细课资5 5、带缓冲级的带缓冲级的CMOSCMOS或非门或非门BA1P11带缓冲级的带缓冲级的CMOS或非门或非门&26详细课资带缓冲级的带缓冲级的CMOSCMOS或非门电路图或非门电路图27详细课资第四章第四章 复习题复习题1、用卡诺图判别函数、用卡诺图判别函数Z和和Y有何关系有何关系?BCAZ CBAABY 解解: 因此因此Z和和Y互为反函数互为反函数 28详细课资2、某汽车驾驶员培训班进行结业考试，有三名评、某汽车驾驶员培训班进行结

13、业考试，有三名评判员，其中判员，其中A为主评判员，为主评判员，B和和C为副评判员。在为副评判员。在评判时按照少数服从多数原则通过，但只要主评评判时按照少数服从多数原则通过，但只要主评判员认为合格就算通过，在双轨输入条件下用最判员认为合格就算通过，在双轨输入条件下用最少与非门实现该电路。少与非门实现该电路。解解: 29详细课资3、设、设B、F均为三位二进制数均为三位二进制数,B为输入为输入,F为输出为输出,要要求二者之间有下述关系求二者之间有下述关系:当当2B5B5时时,F=B+2;,F=B+2;当当B2B5B5时时,F=0,F=0。试列出真值表。试列出真值表。B3 B2 B1 F3 F2 F1

14、0 0 0 0 0 10 0 1 0 0 10 1 0 1 0 00 1 1 1 0 11 0 0 1 1 01 0 1 1 1 11 1 0 0 0 01 1 1 0 0 0解解: 30详细课资4、分析图中所示电路的逻辑功能，请写出、分析图中所示电路的逻辑功能，请写出 分析过程。分析过程。解：解：1 写出表达式写出表达式31详细课资32详细课资2 列真值表列真值表3 分析分析 由真值表分析可知由真值表分析可知,本电路为三位二进制码本电路为三位二进制码转换为三位循环码。转换为三位循环码。（三位（三位Garg码）。码）。33详细课资（方法二）（方法二）34详细课资)(301201101001DA

15、ADAADAADAAENY123456ABCD654321DCBATitleNumberRevisionSizeBDate:18-Feb-2002Sheet of File:C:Program FilesDesign Explorer 99 SELibraryYangHengXinMyDesign.ddbDrawn By: YAADENDD0123四 选 一01DMUX6、已知由、已知由38译码器实现的逻辑函数如图译码器实现的逻辑函数如图1所示，所示，试改用一个试改用一个4选选1数据选择器数据选择器(输出输出)实现（可附加少实现（可附加少量门电路）。量门电路）。解解: 35详细课资36详细课资

16、7 7、用一个四选一多路选择器实现逻辑函数，并画、用一个四选一多路选择器实现逻辑函数，并画出电路图（说明：除一个四选一多路选择器外只提出电路图（说明：除一个四选一多路选择器外只提供两个反向器）。供两个反向器）。F F（A A，B B，C C，D D）=m=m（1 1，2 2，5 5，8 8，1212）+（0 0，4 4，7 7，1010）37详细课资8、 解解:设计思路设计思路:(1)分析真值表可知分析真值表可知1）0000 0100 两者是相同的。两者是相同的。即：即：8421BCD = 5421BCD（2）根据题目要求只提供用）根据题目要求只提供用74283芯片，因而不可以考虑芯片，因而不

17、可以考虑7485芯片（比较器），设计采用芯片（比较器），设计采用同余的概念来实现电路。同余的概念来实现电路。根据以上的分析，采用两片根据以上的分析，采用两片74283芯片设计电路。芯片设计电路。2）当）当8421BCD码等于码等于0101时时,5421BCD码等于码等于1000。两者。两者相差相差0011。即。即:8421BCD+0011=5421BCD38详细课资当当8421BCD=0000 0100时，时， 8421BCD+ ？ 1111，（I）片的）片的CO=0，片为片为 0000+8421BCD。当当8421BCD 0101时，时， 8421BCD+ ？1111 ，（，（I）片的片的C

18、O=1，片为片为 0011+8421BCD。即：即：10000 0101 = 1011。39详细课资9 9、试用一个四位数值比较器、试用一个四位数值比较器74857485和一个四位全加和一个四位全加器器7428374283（不允许附加任何器件）将四位二进制数（不允许附加任何器件）将四位二进制数B B3 3B B2 2B B1 1B B0 0转换成转换成8421BCD8421BCD码码000D000D1010D D8 8D D4 4D D2 2D D1 1（其中（其中000D000D1010D D8 8D D4 4D D2 2D D1 1 分别表示十进制数的十位、个位数分别表示十进制数的十位、个

19、位数的的8421BCD8421BCD码）。码）。40详细课资1010、下图所示数据选择器、下图所示数据选择器MUXMUX的输出方程为的输出方程为，试用，试用MUXMUX（不提供其它元器件）构成检测电路，判（不提供其它元器件）构成检测电路，判断四位自然二进制码断四位自然二进制码ABCDABCD（ABCDABCD的位权依次的位权依次分别为分别为84218421）是否是）是否是8421BCD8421BCD码的非法码（若码的非法码（若是，输出是，输出F=1F=1，否则，否则F=0F=0）。）。41详细课资11、如图（如图（1）所示，请分析这个电路完成什么功）所示，请分析这个电路完成什么功能？能？解：解

20、：本电路完成本电路完成4位二进制数转换成两位位二进制数转换成两位8421BCD码的电路。码的电路。42详细课资如图（如图（2）所示，请分析这个电路完成什么功能？）所示，请分析这个电路完成什么功能？解：本电路完成解：本电路完成4位二进制数转换成两位位二进制数转换成两位8421BCD码码的电路。的电路。43详细课资 12、用四选一多路选择器和少量的门实现逻辑、用四选一多路选择器和少量的门实现逻辑函数，并画出电路图。函数，并画出电路图。F(A,B,C,D)=m(0,1,3,4,5,8,10,11,12,14)44详细课资45详细课资1、选择题、选择题（1）触发器）触发器没有空翻没有空翻（没有空翻，有

21、空翻）；触发（没有空翻，有空翻）；触发器可用于器可用于 设计计数器和移位寄存器设计计数器和移位寄存器（锁存数据，设（锁存数据，设计计数器和移位寄存器）；触发器的触发方式计计数器和移位寄存器）；触发器的触发方式边沿边沿触发触发（边沿触发，电平触发）。（边沿触发，电平触发）。（2）锁存器）锁存器有空翻有空翻（没有空翻，有空翻）；锁存器（没有空翻，有空翻）；锁存器可用于可用于 锁存数据锁存数据（锁存数据，设计计数器和移位寄（锁存数据，设计计数器和移位寄存器）；锁存器的触发方式存器）；锁存器的触发方式 电平触发电平触发 （边沿触发，（边沿触发，电平触发）。电平触发）。（3）CMOSFF的输入端在使用时

22、，多余的输入端的输入端在使用时，多余的输入端不可以悬空不可以悬空（不可以悬空，可以悬空）。对于与非（不可以悬空，可以悬空）。对于与非门多余的输入端门多余的输入端接高电平接高电平（接高电平，接地），对（接高电平，接地），对于或非门多余输入于或非门多余输入 接地接地（接高电平，接地）。（接高电平，接地）。第五章第五章 复习题复习题46详细课资2 2、 基本触发器的逻辑符号与输基本触发器的逻辑符号与输入波形如图入波形如图P5.1P5.1所示。试作出所示。试作出 Q Q、Q Q 的波形。的波形。SDRDQQ图 P5.147详细课资3、画出、画出P5.11中中Q端的波形端的波形,设初态为设初态为“0”

23、。 Q48详细课资4 已知触发器电路及其输入波形如下图所示，已知触发器电路及其输入波形如下图所示， 试作试作输出端的波形。输出端的波形。 1 电路及其输入波形见下图，设电路及其输入波形见下图，设Q初态为初态为“0”，作作Q端的波形。端的波形。Q49详细课资5、已知触发器电路及其输入波形如下图所示，作、已知触发器电路及其输入波形如下图所示，作Q端的波形。端的波形。50详细课资6 分析下图电路分析下图电路,将分析结果填入下表。将分析结果填入下表。解：解：X=0：（：（1）具有自启动；）具有自启动； （2）二位二进制同步加法计器。）二位二进制同步加法计器。 00 01 10 11 X=1： （1）具

24、有自启动；）具有自启动； （2）二位二进制同步减法计数器。）二位二进制同步减法计数器。 11 10 01 00 51详细课资推广：推广：用用JKFF构成的异步可逆计数器：构成的异步可逆计数器： X=0： （1）二位异步二进制加法计数器；）二位异步二进制加法计数器； X=1： （2）二位异步减法计数器。）二位异步减法计数器。52详细课资用用DFF构成的异步可逆计数器：构成的异步可逆计数器： X=0： （1）二位异步二进制减法计数器；）二位异步二进制减法计数器； X=1： （2）二位异步加法计数器。）二位异步加法计数器。53详细课资第六章第六章 复习题复习题1、填空题和选择题、填空题和选择题 （1

25、）通过级联方法，把两片）通过级联方法，把两片4位二进制计数器位二进制计数器7416l连接连接成为成为8位二进制计数器后，其最大模值是位二进制计数器后，其最大模值是 。（2）对）对MSI计数器，若计数器，若 ，无论，无论CP信号处于何状态，信号处于何状态，计数器立即清零，该清零方式称为计数器立即清零，该清零方式称为 ；MSI计数计数器器74163的清零方式为的清零方式为 。（3）分析时序电路时所列的四组方程包括时钟方）分析时序电路时所列的四组方程包括时钟方程、程、 、 及电路输出方程。及电路输出方程。（4）设计模为）设计模为12的二进制计数器，如使用的二进制计数器，如使用74163利用利用CR端

26、以复端以复0法则其反馈态法则其反馈态Q3Q2Q1Q0为为 ，如使用，如使用74161利利用用LD端以置最小数法设计，则所置数为（端以置最小数法设计，则所置数为（ ）2 。 （5）74LS161，74LS160和和74LS163均为常用的加法计数均为常用的加法计数器。与器。与74LS161之功能相比，不同之处在于之功能相比，不同之处在于74LS160为为 ，74LS163为为 。0CR256异步清零异步清零 同步清零同步清零 激励方程激励方程 次态方程次态方程 1011 0100 模十计数器模十计数器 同步清零同步清零 54详细课资（6）若将一片模值为）若将一片模值为10的的74160芯片和一片

27、模值为芯片和一片模值为16的的74161芯芯片同步级联，则级联后的模值为片同步级联，则级联后的模值为 。（7）由）由3个个JK触发器构成的触发器构成的3位二进制同步加法计数器的基本位二进制同步加法计数器的基本结构是结构是:CP1=CP2=CP3=CP;各级触发器均接为各级触发器均接为 , 且且T1= ,T2= ,T3= , Z= 。（8）一个）一个10位的二进制数最大可表示的十进制数是位的二进制数最大可表示的十进制数是 。(9)(9)两片两片7416074160组成的电路如图组成的电路如图1 1所示，计数器是采用了所示，计数器是采用了 （置数法、复（置数法、复0 0法），级联的方式是法），级联

28、的方式是 级联，实现级联，实现的模长为的模长为 ，74160(1)74160(1)、74160(2)74160(2)的反馈状态分别为的反馈状态分别为（ ）2 2和（和（ ）2 2 。 160 TFF 1 Q1 Q1Q2 Q1Q2Q3 1023 复复0法法 同步同步 420010 0100 55详细课资2 2、 试用试用7416174161用复用复0 0法实现法实现M=12M=12的计数器。的计数器。解：解：7416174161为异步复为异步复0 0方式，起跳状态为方式，起跳状态为S S1212，即：即：(1100)(1100)2 2。电路图如下所示：。电路图如下所示：56详细课资考虑可靠清零，

29、电路图如下所示：考虑可靠清零，电路图如下所示：57详细课资3 3、 试用试用7416374163用复用复0 0法设计法设计M=12M=12的计数器。的计数器。解：解：7416374163为同步复为同步复0 0方式，起跳状态为方式，起跳状态为S S1111， 即：即：(1011)(1011)2 2。电路图如下所示：。电路图如下所示：58详细课资4、 试用试用74161,用预置用预置“0”法设计法设计M=6的计数器。的计数器。解：解： 7416174161为同步置数方式，为同步置数方式，反馈状态为：反馈状态为： M 1=6 1= 5 =(0101)2;LD=Q2 Q059详细课资1）N=N1 N2

30、2）两片）两片74160的的P T恒为恒为1，都处于计数状态。，都处于计数状态。0000 0000 74160(2) 74160(1) 0000 0001 0000 1001 0001 0000 1001 1001 74160(2) 74160(1) 0001 0001 5、 异步级联异步级联60详细课资6、同步级联同步级联1）M=100，CP1= CP2=CP，P=T=1；（；（1片）片）2）QCC（1）=P（2）=T（2）；当第十个）；当第十个CP到达后，到达后，1片为片为 Q3 Q2 Q1 Q0=0000 ， 2片为片为 Q3 Q2 Q1 Q0=0001。61详细课资7 7、 试用两片试

31、用两片7416074160接成接成M=29M=29的计数器。的计数器。解法解法1 1：采用整体预置：采用整体预置0 0法，如图法，如图6.5.226.5.22所示。所示。Q80 Q40 Q20Q10 Q8Q4Q2Q1 0 0 1 0 1 0 0 0强调：强调：采用整体预置采用整体预置0法，必须接成同步的形式，千法，必须接成同步的形式，千万不可接成异步形式。万不可接成异步形式。62详细课资63详细课资64详细课资8、用两片、用两片74161设计一个设计一个M=56的计数器。的计数器。解：方法一：用预置解：方法一：用预置“0”法，法，M=48+8=56即：状态：即：状态：0000 0000 001

32、1 0111强调：强调：用整体预置用整体预置“0”0”法时，要注意计数器一定要接成法时，要注意计数器一定要接成同步形式，千万不能接成异步形式。同步形式，千万不能接成异步形式。65详细课资9 9、试用整体预置零法在图试用整体预置零法在图5增加适当的连线增加适当的连线,构成同步二十构成同步二十四进制计数器，（注：图中与非门的输入端数视需要而定）。四进制计数器，（注：图中与非门的输入端数视需要而定）。解解: 74161异步清零异步清零,同步置数，采用置零法实现同步置数，采用置零法实现。 (24)10=(00011000)2 ,计数状态计数状态:0000000000010111,反馈函数按反馈函数按(

33、00010111)2写。写。66详细课资67详细课资10、分析图所示计数器电路，说明是模长为多少的、分析图所示计数器电路，说明是模长为多少的计数器，并列出状态转移表。计数器，并列出状态转移表。当当M=0时，预置数为时，预置数为(0010)2，则是，则是8进制计数器；进制计数器；当当M=1时，预置数为时，预置数为(0100)2，则为，则为6进制计数器。进制计数器。68详细课资11、将将3改为设计题：改为设计题： 试用一片试用一片74161和一个开关设和一个开关设计计数器，当计计数器，当K=0时，计数器时，计数器Q3Q2Q1Q0为为00101001；当；当K=1时，计数器时，计数器Q3Q2Q1Q0

34、为为01001001。请画出电原理图。请画出电原理图。 解：解： 当当K=0时，预置数为时，预置数为(0010)2，则是，则是8进制计数器；进制计数器；当当K=1时，预置数为时，预置数为(0100)2，则为，则为6进制计数器。进制计数器。69详细课资12、 判断下图所示电路是几进制计数器判断下图所示电路是几进制计数器? M=365M=512+256+64+32+4+1 =86974160是模十计数器是模十计数器,电路为同步级联并采用置电路为同步级联并采用置”0”法法,则则M-1=36474161是是M=16计数器计数器,电路为同步级联并采用置电路为同步级联并采用置”0”法实现法实现,则则M-1

35、=00110110010070详细课资13、试分析图所示电路的分频比试分析图所示电路的分频比(即即Y与与CP的分频比的分频比)。Y Y与与CPCP的分频比为的分频比为1 1：240 240 7416174161是是M=16M=16计数器计数器, ,电路为同步级联并采用置电路为同步级联并采用置”0 0”法法, ,则则M-1=01110111M-1=01110111。M=64+32+16+4+2+1+1=120,M=64+32+16+4+2+1+1=120,则则Y=120Y=1202=2402=240。1171详细课资14、用一片、用一片74194和若干与非门设计一个产生和若干与非门设计一个产生序

36、列码为序列码为110100, 且能自启动的序列信号发且能自启动的序列信号发生器。要求：导出生器。要求：导出DSL的表达式并画出电路。的表达式并画出电路。解：解：110100，11010072详细课资Q1 Q2 Q3 DSL 1 1 0 1 1 0 1 0 0 1 0 0 1 0 0 1 0 0 1 1 0 1 1 0检查自启动：检查自启动：000 001 ，111 110 电路具有自启动性电路具有自启动性110100，110100注意注意:考虑电路具有自启动性时，考虑电路具有自启动性时，000和和111这两个特这两个特殊格的圈化值得关注殊格的圈化值得关注,即即:000要圈画要圈画,111不能圈

37、画。不能圈画。73详细课资电路图电路图74详细课资75详细课资15、试用、试用74194及及74151设计产生序列设计产生序列 11100010011010，要求电路具有自启动性。要求电路具有自启动性。解：解：11100010011010，111000 降去降去Q3 ：76详细课资注意：注意：要使电路要使电路具有自启动性，具有自启动性，0000一定要取一定要取“1”，才能使才能使00000001。1111一定要取一定要取“0”，才能使才能使11111110。77详细课资78详细课资第八章第八章 复习题复习题一、概念及其应用一、概念及其应用 传感传感 器器A/D计算计算 机机D/A模拟模拟 控制

38、控制 被测被控对象被测被控对象图图8.0.1典型的数字控制系统框图典型的数字控制系统框图二、主要技术指标二、主要技术指标 1.精度：用分辨率、转换误差表示精度：用分辨率、转换误差表示 2.速度：用转换时间、转换速率表示速度：用转换时间、转换速率表示 能够将数字量转换为能够将数字量转换为模拟量的器件称为数模拟量的器件称为数模转换器，简称模转换器，简称D/A转换器或转换器或DAC。能够将模拟量转换为能够将模拟量转换为数字量的器件称为模数字量的器件称为模数转换器，简称数转换器，简称A/D转换器或转换器或ADC。79详细课资1.在在A/D转换器中转换器中,已知是量化单位已知是量化单位,若采用若采用“四

39、舍五四舍五入入”方法划分量化电平方法划分量化电平,则最大量化误差为则最大量化误差为_ 。A. 1/4 ; B.1/2 ; C.1 ; D. 2B2.若一个若一个10位二进制位二进制D/A转换器的满刻度输出电压为转换器的满刻度输出电压为10.23V,当输入为当输入为(1100000010)2时时,输出电压为输出电压为_ V。A. 2.65 ; B.5.12 ; C.7.7 ; D. 8.58C解：解：D=512+256+2=770D=512+256+2=770u0:10.23=770:2u0:10.23=770:21010-1-180详细课资4. 4. 已知已知4 4位倒位倒T T型型DACDA

40、C，输入数字量为，输入数字量为11011101，u uREF REF = - 8V= - 8V，R Rf f=R=R，则输出模拟量，则输出模拟量u uO O=?=?解：解：3.已知一个已知一个DAC电路有电路有4个并行数字输入端个并行数字输入端,则分辨率则分辨率为为_。81详细课资5. 一个倒一个倒T网络的网络的10位位D/A转换器的最小输出电压转换器的最小输出电压为为0.01V，则当输入为，则当输入为(1100000100)2时，对应的时，对应的输出电压为输出电压为_V。 A7.72 B8.56 C9.64 D10.25解：解：D=512+256+4=772D=512+256+4=772u0

41、:0.01=772:1u0:0.01=772:1A6. 在转换器中，已知在转换器中，已知是量化单位，若采用是量化单位，若采用“舍尾舍尾”方法划分量化电平，则最大量化误差为方法划分量化电平，则最大量化误差为_ 。A1/4 B1/2 C1 D2C82详细课资5. 已知已知uOm=5V，n=10，则，则6. 倒倒T型网络型网络DAC的的uOm=10V，试问需多少位代码，试问需多少位代码，才能使分辨率，才能使分辨率R达到达到2mV。( Rf =R)解解 由题意知：由题意知：mVuRnOm512512103102R31021210n13n83详细课资8.已知一个已知一个ADC为为4位位,则分辨率为则分辨

42、率为_。9.9.已知一已知一ADCADC为为1010位，位，U UREFREF=5V=5V，则：，则：mVmVURnREF588. 42521010.ADC080910.ADC0809的分辨率为的分辨率为8 8位，即该转换的输出数位，即该转换的输出数据可以用据可以用2 28 8个二进制数进行量化，其分辨率为个二进制数进行量化，其分辨率为1LSB(1LSB(数字量的最小的单位数字量的最小的单位) )。用百分比表示，。用百分比表示，则其分辨率为：则其分辨率为：84详细课资第九章第九章 复习题复习题一、填空和选择题一、填空和选择题1、使用、使用PROM实现组合逻辑时，应首先把逻辑函数实现组合逻辑时，

43、应首先把逻辑函数变换成变换成_，而使用，而使用PLAPLA实现组合逻辑时，应首先把实现组合逻辑时，应首先把逻辑函数变换成逻辑函数变换成_。（。（A A：最小项表达式，：最小项表达式，B B：最大最大项表达式，项表达式，C：最简与或式：最简与或式 ）2、存储器容量的扩展有、存储器容量的扩展有_扩展和扩展和_扩展两种方法。扩展两种方法。如把如把1K1K字字4 4位容量的位容量的2114RAM2114RAM扩展为扩展为16K16K字字8 8位的位的RAMRAM，则需，则需_片片21142114和一个和一个_译码器。译码器。3、 若用若用ROM实现实现“将八位二进制数转换成十进将八位二进制数转换成十进

44、制数制数(用用BCD码表示码表示)的转换电路的转换电路” ，则，则ROM的容的容量至少应为量至少应为_。 28x 12=307285详细课资4、有一个存储器的容量为、有一个存储器的容量为1024字字8 8位，则该存储位，则该存储器共有器共有_个基本存储单元，共存有个基本存储单元，共存有_字，每字字，每字有有_位，该存储器共有位，该存储器共有_个个21142114。5、某、某RAM存储器矩阵采用存储器矩阵采用3232的形式，行地址的形式，行地址译码器采用译码器采用5/32线译码器；列地址译码器采用线译码器；列地址译码器采用3/8线线译码器，则可知该译码器，则可知该RAM有有_个存储单元。该存个存

45、储单元。该存储矩阵共有储矩阵共有_个字，每个字有个字，每个字有_位，其列地址位，其列地址译码器的每根输出线接存储矩阵的译码器的每根输出线接存储矩阵的_列。列。6、存储器的容量用、存储器的容量用_和和_的乘积表示。构成的乘积表示。构成16K16K1616位的位的RAMRAM需要需要_片容量为片容量为1K1K4 4的的21142114，这时应有这时应有_条地址线，一次读出操作选中条地址线，一次读出操作选中_。86详细课资7、RAM在工作时，可以按地址对指定单元在工作时，可以按地址对指定单元_或或_数据；而数据；而ROMROM在工作时，只能在工作时，只能_指定单元的指定单元的数据。（擦出、读取、存放

46、）数据。（擦出、读取、存放）8、一个、一个RAM的容量为的容量为1024字字8 8位，则该位，则该RAMRAM共有共有_个基本存储单元，工作时每次访问个基本存储单元，工作时每次访问_个基本个基本存储单元，有存储单元，有_个地址端。个地址端。9、 只能读出、不能写入，但信息可永久保存的存储只能读出、不能写入，但信息可永久保存的存储器是器是_。 A 固定固定ROM BRAM CEPROM DDRAMA87详细课资10、 16K8RAM，其地址线和数据线的数目分，其地址线和数据线的数目分别为别为_。 A8条地址线，条地址线，8条数据线条数据线 B10条地址线，条地址线，4条数据线条数据线 C16条地

47、址线，条地址线，8条数据线条数据线 D14条地址线，条地址线，8条数据线条数据线D11、 若用若用ROM实现实现“两个三位二进制数相乘的乘两个三位二进制数相乘的乘法器法器”，则，则ROM的容量至少应为的容量至少应为_。 26x6=38488详细课资二、用二、用ROM设计两个一位二进制数设计两个一位二进制数a和和b及进位输入及进位输入c的全加器，设本位和为的全加器，设本位和为S,进位输出为进位输出为CO。89详细课资三、由三、由EPROM构成的电路如下，试分析电路，构成的电路如下，试分析电路，列出真值表，填写功能。列出真值表，填写功能。1、X、Y、Z的真值表为：的真值表为：2、该电路的逻辑功能是

48、、该电路的逻辑功能是_90详细课资四、由四、由PROM和和DFF构成的电路如图所示，设构成的电路如图所示，设Q1Q2Q3的初态为的初态为000。1）试填写）试填写Q1Q2Q3的状态转移表。的状态转移表。2）试写出序列码）试写出序列码F码型。码型。3）试说明这是什么功能的电路。）试说明这是什么功能的电路。91详细课资F=11011100，11011100，功能：功能：M=8的的11011100序列码发生序列码发生器。器。92详细课资五、试用五、试用ROM实现下列多输出函数电路。实现下列多输出函数电路。解：解：93详细课资94详细课资六、由六、由PROM和和DFF构成的计数型序列码发生器如下，分析

49、该构成的计数型序列码发生器如下，分析该电路后，试画出该电路的全状态转移图和产生的序列码电路后，试画出该电路的全状态转移图和产生的序列码F=？（设初态为（设初态为Q3Q2Q1=000）序列码序列码F=95详细课资序列码序列码F=000001196详细课资第十章第十章 复习题复习题一、填空一、填空1、使用、使用GAL16V8最多可设置最多可设置_个输入端，个输入端，最多最多可设置可设置_个输出端。个输出端。2、说明下表中所列、说明下表中所列5种器件的与、或阵列是固定结种器件的与、或阵列是固定结构还是可编程结构（在表内对应小格中打构还是可编程结构（在表内对应小格中打“”）。）。97详细课资3、GAL

50、16V8共有共有_个管脚，其中输入端最多可个管脚，其中输入端最多可有有_个，输出端最多可有个，输出端最多可有_个，其个，其OLMCOLMC在结构在结构控制字的作用下可以构成控制字的作用下可以构成_种不同的工作模式。种不同的工作模式。4、PAL和和GAL的相同之处是基本结构都是的相同之处是基本结构都是_阵阵列可编程，列可编程，_阵列固定。不同之处是阵列固定。不同之处是_（PALPAL，GALGAL）的输出结构是固定的，而）的输出结构是固定的，而_（PALPAL，GALGAL）的输出结构可由用户编程确定。的输出结构可由用户编程确定。98详细课资5、 GAL16V8的与阵列产生的乘积项最多包含的与阵

51、列产生的乘积项最多包含_个变量。个变量。326、 GAL16V8器件在结构上的特点是：与阵列可器件在结构上的特点是：与阵列可编程、或阵列编程、或阵列_。固定固定7、 GAL16V8的与阵列总共可实现的与阵列总共可实现_个乘积项。个乘积项。6499详细课资8、用、用PLA器件实现函数器件实现函数 , )7 , 6 , 4 , 3(),(0121mAAAF。)7 , 4 , 3 , 2 , 0(),(0122mAAAF解解 ：用：用PLA器件实现，需器件实现，需3个输入端，个输入端，2个输出端。个输出端。 用卡诺图法化简，得出用卡诺图法化简，得出F1、F2的最简与或式：的最简与或式：0102012

52、1),(AAAAAAAF0112010122),(AAAAAAAAAF相应的实现电路如图相应的实现电路如图10.5.2所示。所示。100详细课资图图10.5.2 用用PLA实现组合函数的设计实现组合函数的设计 &1101详细课资9、试用、试用PLA实现实现4位二进制码到位二进制码到Gray码的转换。码的转换。解：利用卡诺图化简得最简与或式：解：利用卡诺图化简得最简与或式：01010121212323233AAAADAAAADAAAADAD 102详细课资与与阵阵列列或或阵阵列列A3A2A1A0D3D2D1D001010121212323233AAAADAAAADAAAADAD 103详细课资C

53、P图210.已知已知DFF及及PLA组成的电路如图所示组成的电路如图所示,作全状作全状态转移图态转移图,分析逻辑功能。分析逻辑功能。 104详细课资105详细课资106详细课资10.1 PLD器件有哪几种分类方法？按不同的方法划器件有哪几种分类方法？按不同的方法划分分PLD器件分别有哪几种类型？器件分别有哪几种类型？ PLD器件通常有两种分类方法：按集成度分类和器件通常有两种分类方法：按集成度分类和按编程方法分类。按集成度分类，按编程方法分类。按集成度分类，PLD器件可分为器件可分为低密度可编程逻辑器件（低密度可编程逻辑器件（LDPLD）和高密度可编程）和高密度可编程逻辑器件（逻辑器件（HDP

54、LD）两种。具体分类如下：）两种。具体分类如下： PLD LDPLD HDPLD PROM PLA PAL GAL CPLD FPGA 107详细课资10.6 GAL16V8的的OLMC有哪几种具体配置？有哪几种具体配置？OLMC可配置成可配置成5种不同的工作模式：种不同的工作模式： 为专用输入模式；为专用输入模式； 为专用组合输出模式；为专用组合输出模式； 为反馈组合输出模式；为反馈组合输出模式； 为时序电路中的组合输出模式；为时序电路中的组合输出模式； 为寄存器输出模式；为寄存器输出模式；108详细课资第十二章第十二章 复习题复习题1、 控制器的描述方法和设计依据是控制器的描述方法和设计依

55、据是_。状态转移表或状态转移图状态转移表或状态转移图2、 ASM图由图由3个基本符号组成，它们分别是个基本符号组成，它们分别是_、_和和_。状态框状态框 判断框判断框条件框条件框3、 AB这条语句属于这条语句属于RTL中的中的_。A传输语句传输语句 B算术语句算术语句 C逻辑语句逻辑语句 D移位语句移位语句A4、 数据处理器的具体操作过程可用处理器明细数据处理器的具体操作过程可用处理器明细表来说明，它包括表来说明，它包括_和和_两个子表。两个子表。操作表操作表状态变量表状态变量表109详细课资处理器处理器控制器控制器6、 数字系统设计一般分为三个阶段数字系统设计一般分为三个阶段,即即:_、_和

56、和_。 系统设计阶段系统设计阶段逻辑设计阶段逻辑设计阶段电路设计阶段电路设计阶段5、 数字系统一般由数字系统一般由 输入接口输入接口、输出接口输出接口、_和和_四部分构成。四部分构成。 7.数字系统设计过程中，涉及三个阶段，数字系统设计过程中，涉及三个阶段，a电路设计、电路设计、b系统设计、系统设计、c逻辑设计，按设计先后进行的排序为逻辑设计，按设计先后进行的排序为 D 。 A bac B abc C cba D bca110详细课资8、已知一个数字系统，它有三个寄存器已知一个数字系统，它有三个寄存器X、Y、Z，它的算法流程图如图它的算法流程图如图6所示，请导出状态数最少的所示，请导出状态数最

57、少的ASM图。图。111详细课资112详细课资9、数字系统的、数字系统的ASM图如下图如下,试把该系统控制器的状试把该系统控制器的状态转移图画完整。态转移图画完整。X1/Y3X2/X3/Y1X3/Y1113详细课资10、试用每态一个触发器的方法实现下列、试用每态一个触发器的方法实现下列ASM图描述的控图描述的控制器，分别用两个制器，分别用两个DFF的输出表示的输出表示ASM图中两个状态，触图中两个状态，触发器输出用发器输出用T1、T2表示，请写出两个触发器的激励方程，表示，请写出两个触发器的激励方程，以及控制器的输出函数逻辑表达式。以及控制器的输出函数逻辑表达式。T1S1+T2S3T1S1S2

58、+T1S1S2+T2S3=T1S1+T2S3T1S2S1T2T2S3114详细课资1111、图、图6 6为某数字系统的为某数字系统的ASMASM图，其中图，其中STARTSTART和和A100A100分别为处分别为处理器发出的状态信号理器发出的状态信号S S1 1和和S S2 2。试画出该系统控制器的状态转。试画出该系统控制器的状态转移图，状态转移图中箭头上的标注为移图，状态转移图中箭头上的标注为S S1 1S S2 2/CLR SHIFT OUT/CLR SHIFT OUT。图图6状态转移图状态转移图S1CLRSHIFTS2OUT115详细课资12、对于图、对于图6 6的的ASMASM图，若

59、用每态一个触发器（图，若用每态一个触发器（DFFDFF）的方法）的方法实现该系统的控制器，试写出控制器输出控制信号的逻辑表实现该系统的控制器，试写出控制器输出控制信号的逻辑表达式，和控制器中达式，和控制器中D D触发器激励函数的逻辑表达式，若触发器激励函数的逻辑表达式，若X X为为8 8位并行数据输入端，输出位并行数据输入端，输出Z Z取自寄存器取自寄存器Y Y，试描述该系统实现，试描述该系统实现的功能。的功能。CLR=_ DCLR=_ D0 0=_=_SHIFT=_ DSHIFT=_ D1 1=_=_OUT=_ DOUT=_ D2 2=_=_功能：功能：_T0S1T1T2S2T0S1+T2S

60、2T2S2+T0S1T1实现函数实现函数 2Y?X100 (0X100)116详细课资13.13.请将图请将图7 7所示两状态时序机的状态图转化所示两状态时序机的状态图转化成成ASMASM流程图。流程图。117详细课资19.19.请将图请将图8 8所示三状态时序机的状态图转化所示三状态时序机的状态图转化成成ASMASM流程图。流程图。118详细课资.如下图所示，某系统的如下图所示，某系统的ASM图，试根据图中状态编图，试根据图中状态编码方式，写出控制器输出的控制信号的逻辑表达式，码方式，写出控制器输出的控制信号的逻辑表达式，和控制器中和控制器中D触发器激励函数的逻辑表达式。触发器激励函数的逻辑表达式。119详细课资