在数字系统中常需要记忆功能触发器就是一种具有记忆功能的逻辑部件 触发器

《在数字系统中常需要记忆功能触发器就是一种具有记忆功能的逻辑部件 触发器》由会员分享，可在线阅读，更多相关《在数字系统中常需要记忆功能触发器就是一种具有记忆功能的逻辑部件 触发器（128页珍藏版）》请在装配图网上搜索。

1、会计学1在数字系统中常需要记忆功能触发器就是在数字系统中常需要记忆功能触发器就是一种具有记忆功能的逻辑部件一种具有记忆功能的逻辑部件 触发器触发器触发器两个基本特点：具有两个能自行保持的稳定状态，用来表示逻辑状态0和1，或二进制数0和1。根据不同的输入信号可以将触发器状态置成“1”或“0”。第5章 触发器第1页/共128页第5章 触发器5.1 基本触发器5.2 电平触发的触发器5.3 边沿等其它触发方式的触发器5.4 各种触发器逻辑功能相互间的转换5.5 集成触发器本章学习目的：掌握各种触发器的功能，是学习时序电路的基础。第2页/共128页概述概述触发器定义：触发器定义：触发器是构成时序逻辑电

2、路的基本逻触发器是构成时序逻辑电路的基本逻辑部件辑部件;它有两个稳定的状态：它有两个稳定的状态：0 0状态和状态和1 1状态状态;在不同的输入情况下，它可以被置成在不同的输入情况下，它可以被置成0 0状态或状态或1 1状态状态;当输入信号消失后，所置成的状态能当输入信号消失后，所置成的状态能够保持不变。够保持不变。第3页/共128页触发器的分类触发器的分类uu触发器按电路结构不同，可触发器按电路结构不同，可分为分为n n电平触发电平触发 n n主从触发主从触发 n n边沿触发边沿触发 uu按控制方式不同可分为按控制方式不同可分为n nRSRS触发器触发器n nJK JK 触发器触发器n nD

3、D触发器触发器n nT T触发器触发器第4页/共128页触发器逻辑功能的描述方法触发器逻辑功能的描述方法 由于每一种触发器电路的输入信号方式不同由于每一种触发器电路的输入信号方式不同(有单有单端输入，也有多端输入端输入，也有多端输入)，触发器随输入信号翻转，触发器随输入信号翻转的规则也不同，所以它们的逻辑功能也不一样。的规则也不同，所以它们的逻辑功能也不一样。按照逻辑功能的不同特点，描述触发器逻辑功能按照逻辑功能的不同特点，描述触发器逻辑功能有有n n特性表特性表 n n特性方程特性方程n n状态转换图状态转换图n nVHDLVHDL语言语言n n等等第5页/共128页5.1 基本RS触发器基

4、本RS触发器又称为置0置1触发器。它由两个与非门首尾相接构成。触发器有两个稳定状态：Q=1，Q=0和Q=0，Q=1。正常工作时，Q和Q互为取非的关系。通常把Q的状态定义为触发器的状态，即当Q=1时，称触发器处于1状态，简称1态；当Q=0时，称触发器处于0状态，简称0态。(b)图形符号 (a)电路结构第6页/共128页5.1 基本RS触发器1.结构两互补输出端两输入端反馈线第7页/共128页基本RS触发器输出与输入的逻辑关系100 01设触发器原态为“1”态。翻转为“0”态1 10 01 10 0DG1QQSRDG2假设SD=1，RD=0第8页/共128页设原态为“0”态10 00 01 11

5、11 10触发器保持“0”态不变复位0 0 结论:不论 触发器原来 为何种状态，当 SD=1，RD=0时，将使触发器 置“0”或称 为复位。DG1QQSRDG2所以，RD：直接复位端，也称置0端。第9页/共128页0 01 1设原态为“0”态0 01 11 11 10 00翻转为“1”态假设SD=0，RD=1DG1QQSRDG2第10页/共128页设原态为“1”态01 11 10 00 00 01触发器保持“1”态不变置位1 1 结论:不论 触发器原来 为何种状态，当 SD=0，RD=1时，将使触发器 置“1”或称 为置位。DG1QQSRDG2所以，SD ：直接置位端，也称置1端；第11页/共

6、128页1 11 1设原态为“0”态0 01 10 00 01 11保持为“0”态假设SD=1，RD=1DG1QQSRDG2第12页/共128页设原态为“1”态11 11 10 00 00 01触发器保持“1”态不变1 1 当 SD=1，RD=1时，触发器保持 原来的状态，即触发器具 有保持、记 忆功能。DG1QQSRDG2第13页/共128页01110011111110若G1先翻转，则触发器为“0”态若G2先翻转，则触发器为“1”态 当信号SD=RD=0同时变为1时，由于与非门的翻转时间不可能完全相同，触发器状态可能是“1”态，也可能是“0”态，不能根据输入信号确定。若若G2先翻转先翻转假设

7、SD=0，RD=0DG1QQSRDG2第14页/共128页如果 G1t p d G2t p d，即G1门先于G2门相与非，如果 G2t p d G1t p d，G2门先于G1门相与非，所以当输入从00同时跳变11时，基本触发器输出状态是0是1不确定。如果RD和SD宽度一样，并同时由01，会出现什么情况？如果RD和SD宽度不一样，而且不是同时由01,触发器都有稳定状态。第15页/共128页基本 RS 触发器状态表注意：1*表示当SD、RD信号同时由0变为1时，触发器的状态不确定。SDRDQQ*1100111101010111100010100001*0011*现态Q：触发器接收输入信号之前的状态

8、，也就是触发器原来的稳定状态。次态Q*：触发器接收输入信号之后所处的新的稳定状态。第16页/共128页0 1011 11 00 10 01 11 00 00 1置“0”保持置“1”置“0”强制置1不定置“1”置“0”强制置1根据输入波形，画输出波形第17页/共128页【练习例练习例5-15-1】在图在图 (a)(a)所示的由与非门构成的所示的由与非门构成的基本基本RSRS触发器电路中，已知触发器电路中，已知S SDD 端和端和R RDD 端电压端电压波形如图波形如图 (b)(b)所示，忽略与非门传输时间，所示，忽略与非门传输时间，画出画出QQ和和QQ端电压波形图。端电压波形图。第18页/共12

9、8页【例5-1】第19页/共128页基本RS触发器应用举例：声报警控制电路a、正常状态b、故障状态10111011101不发不发声声发发 声声c、复位状态0101011010消音消音01第20页/共128页练习：练习：5-1 画出图5-9由或非门组成的基本RS锁存器输出端Q的电压波形，输入端R、S端的电压波形如图所示。第21页/共128页练习：练习：第22页/共128页5.2 5.2 电平触发的触发器电平触发的触发器电平触发的触发器电平触发的触发器 n n基本基本RSRS触发器，输入端的触发信号直接控制触发触发器，输入端的触发信号直接控制触发器状态。器状态。n n在电平触发的触发器电路中，除了

10、置在电平触发的触发器电路中，除了置1 1、置、置0 0输入端输入端以外，又增加了一个触发信号输入端。只有触发以外，又增加了一个触发信号输入端。只有触发信号变为有效电平后，触发器才能按照输入的置信号变为有效电平后，触发器才能按照输入的置1 1、置置0 0信号置成相应的状态。这个控制信号称为时钟信号置成相应的状态。这个控制信号称为时钟信号，记作信号，记作CLKCLK或者或者 CPCP。第23页/共128页5.2.1 同步RS触发器 1.门控RS触发器（a）逻辑图2143QQSRCPSDRD第24页/共128页5.2.1 同步RS触发器 同步RS触发器特性表011不变不变1.门控RS触发器2143Q

11、QSRCP（a）逻辑图SDRDCPSRQQ*000011第25页/共128页5.2.1 同步RS触发器 同步RS触发器特性表00111不变不变1.门控RS触发器2143QQSRCP（a）逻辑图SDRDCPSRQQ*0000111000010011第26页/共128页5.2.1 同步RS触发器 同步RS触发器特性表10101 1 01.门控RS触发器2143QQSRCP（a）逻辑图SDRDCPSRQQ*00001110000100111100111011第27页/共128页5.2.1 同步RS触发器 同步RS触发器特性表 0 1011101.门控RS触发器2143QQSRCP（a）逻辑图SDRD

12、CPSRQQ*000011100001001111001110111010010110第28页/共128页5.2.1 同步RS触发器 同步RS触发器特性表11100 1*1*1.门控RS触发器2143QQSRCP（a）逻辑图SDRDCPSRQQ*00001110000100111100111011101001011011101*11111*第29页/共128页 特性方程特性方程n n根据特性表规定的逻辑关系，将触发器的次态写成逻辑函数式，得：根据特性表规定的逻辑关系，将触发器的次态写成逻辑函数式，得：n n利用约束条件将上式化简，得：利用约束条件将上式化简，得：第30页/共128页状态转换图状

13、态转换图n n所谓状态转换图，是将触发器可能出现的两个状态以两个圆圈表示，用箭头所谓状态转换图，是将触发器可能出现的两个状态以两个圆圈表示，用箭头表示转换方向，在箭头的一侧注明状态转换的条件。状态转换图形象地描述表示转换方向，在箭头的一侧注明状态转换的条件。状态转换图形象地描述了触发器状态变化的过程。了触发器状态变化的过程。RS触发器状态转换图第31页/共128页2 2 有异步置位、复位端的同步有异步置位、复位端的同步有异步置位、复位端的同步有异步置位、复位端的同步RSRS触发器触发器触发器触发器n n该电路中的该电路中的S SD D 、R RDD 端只要加入低电平，即可使触发器置端只要加入低

14、电平，即可使触发器置1 1或置或置0 0，而不受时，而不受时钟脉冲和输入信号的控制（具体应用时在钟脉冲和输入信号的控制（具体应用时在CP=0CP=0时时S SD D 、R RDD 有效）。触发器在有效）。触发器在时钟脉冲控制下正常工作时，应将该二输入端置为高电平状态。时钟脉冲控制下正常工作时，应将该二输入端置为高电平状态。第32页/共128页练习练习5-2 在图5-11电路中，已知CP、S、R的波形如图中所示，试画出Q端的波形。第33页/共128页练习练习第34页/共128页练习练习第35页/共128页练习练习第36页/共128页练习练习第37页/共128页5.2.2 电平触发电平触发D触发器

15、触发器CP=0时，D触发器保持原输出状态。CP=1时，若D=1，则触发器输出Q*=1；若D=0，则触发器输出Q*=0。(a)电路 (b)图形符号第38页/共128页电平触发电平触发电平触发电平触发DD触发器的特性表触发器的特性表触发器的特性表触发器的特性表CPDQQ*000011100111第39页/共128页n n根据特性表规定的逻辑关系，将触发器的次态写成逻辑函数式，得根据特性表规定的逻辑关系，将触发器的次态写成逻辑函数式，得 n nDD触发器的状态转换图触发器的状态转换图 第40页/共128页5.2.3 电平触发的电平触发的JK触发器触发器将同步将同步RSRS触发器的触发器的QQ和和QQ

16、端作为附加控制信号接回端作为附加控制信号接回到输入端，就构成了电平触发结构的到输入端，就构成了电平触发结构的JKJK触发器触发器(S=JQ R=KQ)(S=JQ R=KQ)(a)电路结构(b)图形符号第41页/共128页当当当当CP=0CP=0时，无论输入端时，无论输入端时，无论输入端时，无论输入端J J、K K为何值触发器的状为何值触发器的状为何值触发器的状为何值触发器的状态保持原输出状态。态保持原输出状态。态保持原输出状态。态保持原输出状态。当当当当CP=1CP=1时：时：时：时：若若若若J=0J=0、K=0K=0，则，则，则，则G G3 3、G G4 4门被封锁，触发器保持原门被封锁，触

17、发器保持原门被封锁，触发器保持原门被封锁，触发器保持原状态不变。状态不变。状态不变。状态不变。第42页/共128页当当当当CP=1CP=1时：时：时：时：若若若若J=1J=1、K=0K=0，如果此时如果此时如果此时如果此时Q=0Q=0，Q=1Q=1，则，则，则，则G G3OUT3OUT=0=0，G G4OUT4OUT=1=1，触发器被置为触发器被置为触发器被置为触发器被置为1 1；如果此时如果此时如果此时如果此时Q=1Q=1，Q=0Q=0，则，则，则，则G G3OUT3OUT=1=1，G G4OUT4OUT=1=1，触发器状态不变仍为触发器状态不变仍为触发器状态不变仍为触发器状态不变仍为1 1

18、。即无论触发器原状态如何此时都将被置即无论触发器原状态如何此时都将被置即无论触发器原状态如何此时都将被置即无论触发器原状态如何此时都将被置1 1第43页/共128页当当CP=1CP=1时：时：若若J=0J=0、K=1K=1，如果此时如果此时Q=0Q=0，Q=1Q=1，则，则GG3OUT3OUT=1=1，GG4OUT4OUT=1=1，触发器保持原状态，仍为触发器保持原状态，仍为0 0；如果此时如果此时Q=1Q=1，Q=0Q=0，则，则GG3OUT3OUT=1=1，GG4OUT4OUT=0=0，触发器被置为触发器被置为0 0态。态。即无论触发器原状态如何此时都将被置即无论触发器原状态如何此时都将被

19、置0 0。第44页/共128页当当CP=1CP=1时：时：若若J=1J=1、K=1K=1，如果此时如果此时Q=0Q=0，Q=1Q=1，则，则GG3OUT3OUT=0=0，GG4OUT4OUT=1=1，触发器被置为触发器被置为1 1；如果此时如果此时Q=1Q=1，Q=0Q=0，则，则GG3OUT3OUT=1=1，GG4OUT4OUT=0=0，触发器被置为触发器被置为0 0。即无论触发器原状态如何都将被翻转即无论触发器原状态如何都将被翻转 。第45页/共128页CPJKQQ*0XXXQ1000010011110011101110100101101110111110 JK触发器特性表第46页/共12

20、8页状态方程状态方程n n根据特性表规定的逻辑关系，将触发器的次态写成逻辑函数式，根据特性表规定的逻辑关系，将触发器的次态写成逻辑函数式，得：得：n n化简整理后得：化简整理后得：第47页/共128页状态转换图状态转换图n nJKJK触发器的状态转换图如图所示。触发器的状态转换图如图所示。JK触发器状态转换图第48页/共128页n nT触发器：将JK触发器的输入J，K两端连在一起作为T输入端，就得到了T触发器。JK触发器的应用T触发器第49页/共128页根据特性表规定的逻辑关系，将触发器的次态写成逻辑函根据特性表规定的逻辑关系，将触发器的次态写成逻辑函根据特性表规定的逻辑关系，将触发器的次态写

21、成逻辑函根据特性表规定的逻辑关系，将触发器的次态写成逻辑函数式，得：数式，得：数式，得：数式，得：CPTQQ*0XXQ1000101111011110T触发器的特性表 第50页/共128页T触发器的状态转换图触发器的状态转换图 第51页/共128页n nT触发器：当T触发器T端恒为1时，即是T触发器。n n其特性方程为 1 1JK触发器的应用T触发器第52页/共128页总结：电平触发方式的动作特点总结：电平触发方式的动作特点总结：电平触发方式的动作特点总结：电平触发方式的动作特点（1 1）只有当）只有当CPCP变为有效电平时，触发器才能接受输入变为有效电平时，触发器才能接受输入信号，并按照输入

22、信号将触发器的输出置成相应的信号，并按照输入信号将触发器的输出置成相应的状态。状态。（2 2）在在CPCP有效期间，输入信号一直影响输出状态，所有效期间，输入信号一直影响输出状态，所以触发器保存的是以触发器保存的是CPCP无效前一时刻的状态。无效前一时刻的状态。第53页/共128页存在问题：时钟脉冲不能过宽，否则出现空翻现象，即在一个时钟脉冲期间触发器翻转一次以上。空翻将造成计数错误。C克服办法：克服办法：主从触发器、边沿触发器、维持阻塞触发器（D触发器多采用）0 0 SR 0 1 0 1 0 1 1 1 不定QQSR第54页/共128页【例例5-25-2】同步同步RSRS触发器如图所示，其异

23、步置触发器如图所示，其异步置位、复位端均为高电平，位、复位端均为高电平，R R、S S输入电压波输入电压波形如图所示，画出形如图所示，画出QQ、QQ端的电压波形图。端的电压波形图。设触发器初始状态为设触发器初始状态为0 0态。态。第55页/共128页n n在第一个在第一个CP=1CP=1期间，期间，n n首先是首先是S=1S=1，R=0R=0，此时触发器状态立即被置为，此时触发器状态立即被置为1 1态，态，即即Q=1Q=1，Q=0Q=0；n n随后随后S=0S=0，R=0R=0，所以触发器状态不变；，所以触发器状态不变；n n最后输入信号变为最后输入信号变为S=0S=0，R=1R=1，触发器又

24、被置为，触发器又被置为0 0态，态，即即Q=0Q=0，Q=1Q=1。n n当当CPCP由由1 1返回返回0 0时，触发器保持原状态。时，触发器保持原状态。第56页/共128页n n在第二个在第二个CP=1CP=1期间，期间，n nS=R=0S=R=0，触发器状态本应保持不变，触发器状态本应保持不变，n n但由于期间输入信号但由于期间输入信号S S出现了一个干扰脉冲，使触出现了一个干扰脉冲，使触发器状态发生了不应有的改变，即发器状态发生了不应有的改变，即Q=1Q=1，Q=0Q=0。第57页/共128页n n由本例可见，该同步由本例可见，该同步RSRS触发器抗干扰能力较差，在触发器抗干扰能力较差，

25、在CPCP有效期间，有效期间，易受干扰信号影响而出现误动作，触发器状态有可能会发生多次易受干扰信号影响而出现误动作，触发器状态有可能会发生多次翻转。这种在一个翻转。这种在一个CPCP有效电平期间，触发器发生两次或两次以上有效电平期间，触发器发生两次或两次以上的翻转的现象称为的翻转的现象称为“空翻空翻”。由此可以推广，无论哪种逻辑功能。由此可以推广，无论哪种逻辑功能的电平触发器，都存在的电平触发器，都存在“空翻空翻”问题。问题。第58页/共128页5.3 其它触发方式的触发器其它触发方式的触发器n n主从n n边沿第59页/共128页5.3.1 主从结构触发器主从结构触发器主从结构触发器主从结构

26、触发器第60页/共128页主从触发方式的动作特主从触发方式的动作特点点 （1 1）触发器的翻转分两步动作）触发器的翻转分两步动作 第一步，在第一步，在CP=1CP=1期间主触发器接收输入端（期间主触发器接收输入端（S S、R R、D D、J J、K K）的信号，）的信号，QQ主主被置成相应的状态，被置成相应的状态，而从触发器不动；而从触发器不动；第二步，第二步，CPCP下降沿到来时从触发器按照主触发器的下降沿到来时从触发器按照主触发器的状态翻转，所以状态翻转，所以QQ端状态的改变发生在端状态的改变发生在CPCP的下降沿的下降沿 （2）因为主触发器本身是一个电平触发触发器，所以在CP=1的全部时

27、间里输入信号都将对主触发器起控制作用。第61页/共128页主从触发方式的动作特主从触发方式的动作特点点(3)主从触发器克服了在CP有效电平期间多次翻转现象，提高了可靠性，要求每个CLK周期输出状态只能改变1次第62页/共128页5.3.1.1 5.3.1.1 主从结构主从结构主从结构主从结构RSRS触发器触发器触发器触发器逻辑符号中的“”表示“延迟输出”，即CP返回0后输出状态才能发生改变，所以主从触发器状态发生改变是在时钟脉冲的下降沿。第63页/共128页第64页/共128页CPSRQQ*0Q 00000011100110110100 01101101*1111*主从RS触发器的特性表5.3

28、.1.1 5.3.1.1 主从结构主从结构主从结构主从结构RSRS触发器触发器触发器触发器第65页/共128页 主从结构RS触发器工作波形第66页/共128页5.3.1.2 主从主从JK触发器触发器(b)图形符号第67页/共128页第68页/共128页主从主从主从主从JKJK触发器的特性表触发器的特性表触发器的特性表触发器的特性表CPJKQQ*0Q 000000111001 1011 0100 0110110111105.3.1.2 主从JK触发器第69页/共128页5.3.2 边沿触发的触发边沿触发的触发器器边沿触发器：只有在CP的上升沿（前沿）或下降沿（后沿）时刻才对输入信号响应（不管CP

29、=1的时间有多长）。在CP=0、CP=1期间，输入信号变化不会引起触发器状态的变化。因此触发器不但克服了空翻现象，而且大大的提高了抗干扰能力，工作更为可靠。第70页/共128页5.3.2.1 5.3.2.1 边沿触发边沿触发边沿触发边沿触发RSRS触发器触发器触发器触发器 边沿触发的维持阻塞型RS触发器(b)图形符号第71页/共128页边沿触发的维持阻塞边沿触发的维持阻塞边沿触发的维持阻塞边沿触发的维持阻塞RSRS触发器的特性表触发器的特性表触发器的特性表触发器的特性表CPSRQQ*0Q0000001110011011010001101101*1111*5.3.2.1 边沿触发RS触发器 第7

30、2页/共128页5.3.2.2 5.3.2.2 边沿触发的维持阻塞型边沿触发的维持阻塞型边沿触发的维持阻塞型边沿触发的维持阻塞型DD触发器触发器触发器触发器 (b)图形符号第73页/共128页边沿触发的维持阻塞边沿触发的维持阻塞边沿触发的维持阻塞边沿触发的维持阻塞DD触发器的特性表触发器的特性表触发器的特性表触发器的特性表CPDQQ*00001100115.3.2.2边沿触发的维持阻塞型D触发器CP上升沿前接收信号，上升沿时触发器翻转，（其Q的状态与D状态一致；但Q的状态总比D的状态变化晚一步，即Q*=D)；上升沿后输入 D不再起作用，触发器状态保持。即不会空翻 。第74页/共128页用用VH

31、DL语言描述语言描述D触发器触发器 ENTITY dff ISENTITY dff IS PORT(clk,d:IN STD_LOGIC;PORT(clk,d:IN STD_LOGIC;q:OUT STD_LOGIC);q:OUT STD_LOGIC);END dff;END dff;ARCHITECTURE rtl OF dff ISARCHITECTURE rtl OF dff ISBEGINBEGIN PROCESS(clk)PROCESS(clk)BEGIN BEGIN IF(clkevent AND clk=1)THEN IF(clkevent AND clk=1)THEN q=d;

32、q=d;END IF;END IF;END PROCESS;END PROCESS;END rtl;END rtl;第75页/共128页例：上升沿触发的D 触发器工作波形图上升沿触发翻转上升沿触发翻转第76页/共128页例：带清零置数端的上升沿触发维持阻塞D触发器输入输入输出输出SDRDCPDQ*Q*00禁止禁止0110100111 100111 111011 1Q状态转换表第77页/共128页例：上升沿触发的维持阻塞D触发器工作波形图输入输入输出输出SD RDCPDQ*Q*00禁止禁止0110100111 100111 111011 1Q第78页/共128页边沿JK触发器例：下降沿触发的JK

33、触发器状态转换图输入输入输出输出SDRDCPJKQ*Q*00禁止禁止0110100111 100QQ11 1010111 1101011 111QQ第79页/共128页下降沿触发的下降沿触发的JK触发器工作波形触发器工作波形图图 CP=0及CP=1期间触发器状态维持不变，只有CP到来，触发器的状态只取决于CP脉冲到来前一瞬间输入信号JK的状态。JKQCP第80页/共128页 VHDL语言描述语言描述JK触发器触发器ENTITY jkdff ISENTITY jkdff IS PORT(pset,clr,clk,j,k:IN STD_LOGIC;PORT(pset,clr,clk,j,k:IN

34、STD_LOGIC;q,qb:OUT STD_LOGIC);q,qb:OUT STD_LOGIC);END jkdff;END jkdff;ARCHITECTURE rtl OF jkdff ISARCHITECTURE rtl OF jkdff IS SIGNAL q_s,qb_s:STD_LOGIC;SIGNAL q_s,qb_s:STD_LOGIC;BEGINBEGIN PROCESS(pset,clr,clk,j,k)PROCESS(pset,clr,clk,j,k)BEGIN BEGIN第81页/共128页 IF(pset=0)THENIF(pset=0)THEN q_s=1;q_s

35、=1;qb_s=0;qb_s=0;ELSIF(clr=0)THEN ELSIF(clr=0)THEN q_s=0;q_s=0;qb_s=1;qb_s=1;ELSIF(clkEVENT AND clk=1)THEN ELSIF(clkEVENT AND clk=1)THEN IF(j=0)AND(k=1)THEN IF(j=0)AND(k=1)THEN q_s=0;q_s=0;qb_s=1;qb_s=1;第82页/共128页 ELSIF(j=1)AND(k=0)THENELSIF(j=1)AND(k=0)THEN q_s=1;q_s=1;qb_s=0;qb_s=0;ELSIF(j=1)AND(k

36、=1)THEN ELSIF(j=1)AND(k=1)THEN q_s=not q_s;q_s=not q_s;qb_s=not qb_s;qb_s=not qb_s;END IF;END IF;END IF;END IF;q=q_s;q=q_s;qb=qb_s;qb=qb_s;END PROCESS;END PROCESS;END rtl;END rtl;第83页/共128页总结：边沿触发方式的总结：边沿触发方式的动作特点动作特点 触发器的次态仅取决于时钟信号的上升沿触发器的次态仅取决于时钟信号的上升沿（也称为正边沿）或下降沿（也称为负边沿）（也称为正边沿）或下降沿（也称为负边沿）到达时输入的

37、逻辑状态，而在这以前或以后，到达时输入的逻辑状态，而在这以前或以后，输入信号的变化对触发器输出的状态没有影输入信号的变化对触发器输出的状态没有影响。响。第84页/共128页 5.4 5.4 各个触发器逻辑功能转换各个触发器逻辑功能转换各个触发器逻辑功能转换各个触发器逻辑功能转换RSRS触发器：在触发器：在CPCP脉冲有效时，根据脉冲有效时，根据R R、S S信号的不信号的不同，具有同，具有置置0 0、置置1 1和和保持保持功能的电路。功能的电路。DD触发器：在触发器：在CPCP脉冲有效时，根据脉冲有效时，根据DD的不同，具的不同，具有有置置1 1、置置0 0功能的电路。功能的电路。JKJK触发

38、器：在触发器：在CPCP脉冲有效时，根据脉冲有效时，根据J J、K K信号的不信号的不同，具有同，具有置置1 1、置置0 0、翻转翻转、保持保持功能的电路。功能的电路。T T触发器：在触发器：在CPCP脉冲有效时，根据脉冲有效时，根据T T的不同，具有的不同，具有保持保持和和翻转翻转功能的电路。功能的电路。TT触发器：在触发器：在CPCP脉冲有效时，只具有脉冲有效时，只具有翻转翻转功能的功能的电路。电路。第85页/共128页 目前大多数使用D、JK触发器，在需要使用其它类型触发器时，可以通过逻辑功能转换的方法，把D、JK触发器转换为需要的触发器。5.4 各个触发器逻辑功能相互转换第86页/共1

39、28页1.RS触发器的转换转换方法：用特征转化表对比法（因为RS有约束项，不能直接对比特征方程）(1)由RS触发器构成的JK触发器 把一种触发器通过转换电路变换为另外一种触发器：RS触发器+转换电路=JK逻辑功能5.4 触发器逻辑功能相互转换第87页/共128页5.4 触发器逻辑功能相互转换触发器逻辑功能相互转换(1)(1)由由RSRS触发器构成的触发器构成的JKJK触发器触发器 ，列，列状态转化表状态转化表JKQQ*RS0000X000110X0100X001101010010110110X110101111010第88页/共128页5.4 触发器逻辑功能相互转换触发器逻辑功能相互转换第89

40、页/共128页n n(2)RS(2)RS触发器转换成触发器转换成DD触发器和触发器和T T触发器触发器(a)D触发器 (b)T触发器第90页/共128页2、D触发器转换为JK、RS、T、T触发器。比较两个特性转换表，得：5.4 触发器逻辑功能相互转换(1)DJK第91页/共128页(2)DRSD触发器特征方程：RS触发器特征方程：比较两个特征转换表，得：触发器类型转换第92页/共128页(3)DTD触发器特征方程：T触发器特征方程：比较两个特征转换表，得：转换电路逻辑表达式为：触发器类型转换第93页/共128页(4)DTD触发器特征方程：同样比较两个特征转换表，得：转换电路逻辑表达式为：D=Q

41、 T触发器特征方程：触发器类型转换第94页/共128页触发器逻辑功能转换触发器逻辑功能转换触发器逻辑功能转换触发器逻辑功能转换3 JK转换为 D比较两个特征转换表，得：第95页/共128页n n总结：将各种触发器的逻辑功能作比较，可知总结：将各种触发器的逻辑功能作比较，可知JKJK触发器的逻辑功触发器的逻辑功能最强，它包含了能最强，它包含了RSRS触发器和触发器和T T触发器的所有逻辑功能。触发器的所有逻辑功能。(a)D(a)D触发器触发器 (b)RS(b)RS触发器触发器 (c)T(c)T触发器触发器第96页/共128页5.5 集成触发器集成触发器n n目前集成触发器主要包括目前集成触发器主

42、要包括TTLTTL集成触发器和集成触发器和CMOSCMOS集成触发器，集成触发器，TTLTTL集成触发器多采用主从型结构和维持阻塞型边沿触发结构，而集成触发器多采用主从型结构和维持阻塞型边沿触发结构，而CMOSCMOS集成触发器是在主从结构的基础上，利用集成触发器是在主从结构的基础上，利用CMOSCMOS传输门构成传输门构成边沿触发器。边沿触发器。n n按照逻辑功能分类成型产品主要有按照逻辑功能分类成型产品主要有JKJK触发器和触发器和DD触发器。触发器。第97页/共128页5.5.1 TTL集成触发器集成触发器1.JK1.JK触发器触发器主从主从JKJK触发器触发器74LS7274LS72，

43、集成触发器的多个输入端的，集成触发器的多个输入端的关系：关系：J J=J J11J J22J J3 3，K K=K K11K K22K K3 3 (a)(a)图形符号图形符号 (b)(b)引脚图引脚图第98页/共128页n n它有三个它有三个J J端和三个端和三个K K端，三个端，三个J J端是与逻辑关系，端是与逻辑关系，三个三个K K端也是与逻辑关系。使用中如有多余的输端也是与逻辑关系。使用中如有多余的输入端，应将其接至高电平，或者与其他输入端入端，应将其接至高电平，或者与其他输入端连在一起使用。连在一起使用。n n触发器带有异步置位端触发器带有异步置位端S SDD 和异步复位端和异步复位端

44、R RDD，其，其有效电平均为低电平，不用时应接至高电平。有效电平均为低电平，不用时应接至高电平。74LS7274LS72的输出端在的输出端在CPCP下降沿动作，要求在整个下降沿动作，要求在整个脉冲信号有效期间脉冲信号有效期间J J、K K端输入信号稳定。端输入信号稳定。第99页/共128页主从主从JK触发器触发器74LS72特性表特性表 输入输入输出输出SD RD CPJKQ*Q*00禁止禁止0110100111 100QQ11 1010111 1101011 111QQ第100页/共128页边沿触发双边沿触发双JK触发器触发器74LS112 (a)(a)图形符号图形符号 (b)(b)引脚引

45、脚图图第101页/共128页 边沿边沿边沿边沿JKJK触发器触发器触发器触发器74LS11274LS112特性表特性表特性表特性表n n边沿触发双边沿触发双JKJK触发器触发器74LS11274LS112包含两个相包含两个相同的独立同的独立JKJK触发器，触发器，触发器带有异步置位触发器带有异步置位端端S SD D和异步复位端和异步复位端R RD D，其有效电平均，其有效电平均为低电平，不用时应为低电平，不用时应接 至 高 电 平。接 至 高 电 平。74LS11274LS112的输出端在的输出端在C PC P下 降 沿 动 作。下 降 沿 动 作。输入输入输出输出SDRDCPJKQ*Q*00

46、禁止禁止011010 0111 100QQ11 1010111 1101011 111QQ第102页/共128页n n常用的下降沿常用的下降沿(负边沿负边沿)触发的集成触发的集成JKJK触发器有触发器有74LS76/747674LS76/7476、74LS114/7411474LS114/74114等，等，n n常用上升沿触发的常用上升沿触发的JKJK触发器有触发器有74LS109/7410974LS109/74109等，等，n n但外部引线排列不同，使用时务必查阅相关使用手册，以免损坏但外部引线排列不同，使用时务必查阅相关使用手册，以免损坏芯片。芯片。第103页/共128页2.D触发器触发器

47、n n实际使用的集成实际使用的集成DD触发器多采用维持阻塞结构的边沿触发器多采用维持阻塞结构的边沿DD触发器。触发器。n nTTLTTL边沿触发边沿触发DD触发器触发器74LS7474LS74的图形符号和引脚排列的图形符号和引脚排列 (a)(a)图形符号图形符号 (b)(b)引脚图引脚图第104页/共128页边沿触发边沿触发D触发器触发器74LS74特性特性表表 n n边沿触发边沿触发DD触发器触发器74LS7474LS74为上升沿为上升沿(正边沿正边沿)触发触发输入输入输出输出SDRDCPDQ*Q*00禁止禁止0110100111 100111 111011 1Q第105页/共128页常用的

48、集成常用的集成TTLTTL集成集成DD触发器有触发器有74LS174/7417474LS174/74174、74LS175/74175(4D)74LS175/74175(4D)、74LS273/74273(8D)74LS273/74273(8D)、74LS374/74374(8D74LS374/74374(8D、3 3态态)、74LS373/74373(8D74LS373/74373(8D、3 3态态)但外部引线排列不同，使用时务必查阅相关使用手册，但外部引线排列不同，使用时务必查阅相关使用手册，以免损坏芯片。以免损坏芯片。第106页/共128页5.5.2 CMOS集成触发器集成触发器n n集

49、成集成CMOSCMOS触发器与集成触发器与集成CMOSCMOS门电路一样，具有功耗低、高输入门电路一样，具有功耗低、高输入阻抗、工作电源电压范围宽阻抗、工作电源电压范围宽(318V)(318V)、抗干扰能力强等特点，所以、抗干扰能力强等特点，所以被广泛采用。被广泛采用。第107页/共128页1 D1 D触发器触发器触发器触发器CMOSCMOS同步同步同步同步DD触发器触发器触发器触发器CD4042CD4042n nCMOSCMOS同步同步DD触发器触发器CD4042CD4042包含包含4 4个由同一时钟脉冲触发的个由同一时钟脉冲触发的DD触发器。触发器。(b)(b)引脚图引脚图第108页/共1

50、28页CMOS同步同步D触发器特性表触发器特性表 n n由于电路组成中由于电路组成中增加了一个时钟增加了一个时钟控制端控制端POLPOL，所以，所以CD4042CD4042时钟脉冲时钟脉冲CPCP的触发极性可的触发极性可以选择。以选择。输入输入输出输出POLCPDQ*Q*00DDD01Q1 10 0Q1 11 1DDD第109页/共128页CMOS主从主从D触发器触发器CD4013n nCMOSCMOS集成双集成双DD触发器触发器CD4013CD4013包含两个同样的包含两个同样的DD触发器，其电路构触发器，其电路构成是由两个同步成是由两个同步DD触发器串联而成，具有异步置位触发器串联而成，具

51、有异步置位S SDD、复位端、复位端R RDD，高电平有效，不使用时，接成低电平。，高电平有效，不使用时，接成低电平。第110页/共128页主从主从主从主从DD触发器触发器触发器触发器CD4013CD4013特性表特性表特性表特性表 输入输入输出输出SDRDCPDQ*Q*11禁止禁止1010010100 000100 011000 0Q第111页/共128页n n主从主从DD触发器触发器CD4013CD4013管脚引线排列管脚引线排列第112页/共128页n n双双JKJK触发器触发器CD4027CD4027，n n单单JKJK触发器触发器CD4095CD4095、CD4096CD4096等。

52、等。2.JK触发器触发器第113页/共128页双双JK触发器触发器CD4027CD4027输入输出SDRDCPJKQ*Q*11禁止101001010000QQ0001010010100011QQ CD4027的特性表第114页/共128页3.集成触发器应用举例集成触发器应用举例 n n分频电路电路中两级触发器中的RD、SD端均接地，表明该两端均无有效信号，即该电路中无异步置位、复位信号。两级触发器的Q端均接到D端，表明若有有效时钟信号时，触发器反转。第115页/共128页 分频电路电压波形图分频电路电压波形图分频电路电压波形图分频电路电压波形图由于由于CD4013CD4013是上升是上升沿触发

53、的触发器，沿触发的触发器，所以每有一个时所以每有一个时钟脉冲的上升沿钟脉冲的上升沿出现时，触发器出现时，触发器翻转一次，即将翻转一次，即将时钟脉冲时钟脉冲CPCP进行进行了二分频，得了二分频，得QQ1 1波形如图所示。波形如图所示。第116页/共128页 分频电路电压波形图分频电路电压波形图分频电路电压波形图分频电路电压波形图由于由于QQ1 1 接在第二级接在第二级DD触发器的触发器的CPCP2 2端，端，同理，第二级触同理，第二级触发器将发器将QQ1 1 二分频，二分频，得得QQ2 2波形如图所波形如图所示。示。第117页/共128页D触发器构成的记忆电路触发器构成的记忆电路n nDD触发器

54、在无外加触发脉冲时，可以将前一时刻的触发器在无外加触发脉冲时，可以将前一时刻的状态一直保存下去，故又称其为锁存器，具有记忆状态一直保存下去，故又称其为锁存器，具有记忆功能。功能。由由CD4013CD4013构成的红外接收电路构成的红外接收电路第118页/共128页例1：画出电路在CP作用下Q1Q2Q3的输出波形第119页/共128页（1）分析题意三片均为JK触发器，并且是下降沿触发。片1的时钟脉冲是外加CP，是已知脉冲。且在CP触发。片2的时钟脉冲是Q1，即在Q1触发片3的时钟脉冲是Q1，即在Q1触发（2）根据电路图写出每一级触发器特征方程J1=K1=1J2=K2=1J3=K3=Q2第120页

55、/共128页（3）根据特征方程画工作波形CPQ1=0Q2=0Q3=0 CP=0及CP=1期间触发器状态维持不变，只有CP到来，触发器的状态只取决于CP脉冲到来前一瞬间输入信号JK的状态。第121页/共128页例2：画出Q1、Q2输出波形第122页/共128页（1）分析题意：本电路为两个边沿触发D触发器。属于翻转。两个CP信号各自独立，分别为A和B。（2）由特征方程画工作波形第123页/共128页初态Q1、Q2=1 两个触发器各自有独立的CP,因此画Q1、Q2输出波形时，要认真识别触发器状态的转换时刻。第124页/共128页本章要求本章要求n n熟练掌握：熟练掌握：n n基本基本RSRS，同步，同步RSRS，同步，同步DD触发器功触发器功能分析能分析n n五种触发器：五种触发器：RSRS、DD、JKJK、T T和和TT的的逻辑符号，特性表，特性方程，驱逻辑符号，特性表，特性方程，驱动表，状态方程动表，状态方程n n基本基本RSRS、同步、边沿和主从，、同步、边沿和主从，CPCP作作用的有效期间及特点用的有效期间及特点n n触发器之间转换触发器之间转换n n会画波形图会画波形图n n了解：了解：n n触发器的内部结构触发器的内部结构第125页/共128页作业：5-3，5-8，5-10，5-12，5-15，5-18，5-23，5-24 第126页/共128页Q&A第127页/共128页