《全加器实验报告》由会员分享，可在线阅读，更多相关《全加器实验报告（12页珍藏版）》请在装配图网上搜索。
1、全加器实验报告深圳大学实验报告实验课程名称：数字电路与逻辑设计实验项目名称：全加器学院：信息工程学院专业：电子信息工程报告人：学号：班级：指导教师：张志朋实验时间：实验报告提交时间：实验目的1. 熟悉数据选择器功能并掌握常用的逻辑电路 功能测试方法。2. 熟悉RXB-1B数字电路实验箱使用方法。二、实验仪器及材料1. RXB-1B数字电路实验箱2. 器件74LS544路2-3-3-2输入与或非门74LS2834位二进制超前进位全加器74LS484线至七段译码器/驱动器（BCC输入，有上拉电阻）共阴极七段显示数码管三、实验内容任务一：74LS283功能测试自行设计实验电路和记录表格。输入端接 数
2、字电路实验箱的逻辑开关、输出端接数字 电路实验箱的电平指示灯，观察输出结果 Fn 及进位C04，并记录下来。F2 B2 A2 F1 A1 B1 CIO GND74LS283 引 脚排列图任务二：用74LS283设计一个代码转换电 路，把四位余3码用十进制数在LED七段数 码管上显示出来。（一）设计方法提示（1）通过余3码与8421BCC码对应关 系（如下表所示）找出两种制之间的关系， 从而得到码制变换电路。8421BCC码到七段 数码管的译码及驱动可采用 74LS48，显示可 用七段数码管。（2）自行查找集成电路数据手册。查到 74LS48的功能和外引脚排列图。（二）实验方法提示按设计的电路连
3、线，将余 3码输入端d3、 d2、dr d。分别接到四个逻辑开关，按下表所四、实验设计五、数据记录与处理任务一：C0ABAiBA)B3A3B4Fi4F2F3FCO4任务二:输入输出输入输出余3码理论 图-形实验图 形余3码理论图 形1实验图形00111000六、实验结论指导教师批阅意见:成绩评定:指导教师签字：年 月 日备注:注：1、报告内的项目或内容设置，可根据实际 情况加以调整和补充。2、教师批改学生实验报告时间应在学生提 交实验报告时间后10日内数据记录与处理 任务一:CABABABABFiF2F3FC0i)3344O4任务二:输入输出输入输出余3码理论 图-形实验图 形余3码理论图 形1实验图形00111000
全加器实验报告
