简易频率计单片机课程设计

《简易频率计单片机课程设计》由会员分享，可在线阅读，更多相关《简易频率计单片机课程设计（16页珍藏版）》请在装配图网上搜索。

1、简易频率计单片机课程设计单 设计题目：简易频率计数器姓名：学号： 班级：片机课程设计一、实验目的1、要求学生具有制作调试单片机最小系统及外设的能力，能够掌握单片机内部资源的使用。2、熟练掌握焊接技术的基础上，能熟练使用单片机软 件开发环境Keil C51 编程调试，并使用 STC ISP调试工具采 用串口下载方式联调制作的单片机最小系统。二、实验要求自制一个单片机最小系统，包括串口下载、复位电路，采用外部计数器T0或T1作为外部频率输入，外部频率信号 源提供，计算出来的频率显示在四位一体的数码管上。三、实验器材单片机STC89C51一个、晶振一个、电容 3个、电阻3 个、排阻一个、4位一体数码

2、显示管一个、按钮 1个。 四、 总体设计思想1、基本原理基本设计原理是直接用十进制数字显示被测信号频率 的一种测量装置。它以测量周期的方法对正弦波、方波、三 角波的频率进行自动的测量。所谓“频率”，就是周期性信号在单位时间内变化的次 数。若在一定时间间隔 T内测得这个周期性信号的重复变化 次数N,则其频率可表示为 f=N/T。其中脉冲形成电路的作 用是将被测信号变成脉冲信号，其重复频率等于被测频率 fx。时间基准信号发生器提供标准的时间脉冲信号，若其周 期为1s，贝则门控电路的输出信号持续时间亦准确地等于1s。闸门电路标准秒信号进行控制，当秒信号来到时，闸门开通，被测脉冲信号通过闸门送到计数译

3、码显示电路。秒信号结束 时闸门关闭，计数器停止计数。于计数器计得的脉冲数N是在1秒时间内的累计数，所以被测频率fx=NHz。本系统采用测量频率法，可将频率脉冲直接连接到AT89C51 的 T0 端，将T/C1用做定时器。T/C0用做计数器。在 T/C1定时的时 间里，对频率脉冲进行计数。在1S定时内所计脉冲数即是该脉冲的频率。见图1:图1测量时序图于T0并不与T1同步，并且有可能造成脉冲丢失，所以 对计数器T0做一定的延时，以矫正误差。具体延时时间根 据具体实验确定。2、系统框图本频率计的数据采集系统主要元器件是单片机 AT89C51,它完成对待测信号频率的计数和结果显示等功能， 外部还要有分

4、频器、显示器等器件。可分为以下几个模块： 放大整形模块、秒脉冲产生模块、换档模拟转换模块、单片 机系统、LCD显示模块。显示倍频锁相单片机放大整形被测信号时基电路图2系统框图3、模块设计(1)、硬件系统构成：本频率计的数据采集系统主要元器件是单片机 AT89C51它完成对待测信号频率的计数和结果显示等功能， 外部还要有分频器、显示器等器件。可分为以下几个模块： 放大整形模块、秒脉冲产生模块、换档模拟转换模块、单片 机系统、LCD显示模块。系统框图如下图2：显示倍频锁相单片机放大整形被测信号时基电路图2系统框图(2) 、AT89C51单片机及其引脚说明：89C51是一种高性能低功耗的采用 CMO

5、工艺制造的8位 微控制器，它提供下列标准特征：4K字节的程序存储器，128 字节的RAM,32条I/O线，2个16位定时器/计数器，一个5 中断源两个优先级的中断结构，一个双工的串行口，片上震荡器和时钟电路。 引脚说明：2VCC电源电压2GND:地2P0 口： P0 口是一组8位漏极开路型双向I/O 口，作为 输出口用时，每个引脚能驱动 8个TTL逻辑门电路。当对 0 端口写入1时，可以作为高阻抗输入端使用。当P0 口访问外部程序存储器或数据存储器时，它还可 设定成地址数据总线复用的形式。在这种模式下，P0 口具有内部上拉电阻。在EPROM编程时，P0 口接收指令字节，同时输出指令字 节在程序

6、校验时。程序校验时需要外接上拉电阻。2P1 口 ： P1 口是一带有内部上拉电阻的8位双向I/O 口。P1 口的输出缓冲能接受或输出4个TTL逻辑门电路。当对P1 口写1时，它们被内部的上拉电阻拉升为高电平，此时可以作为输入端使用。当作为输入端使用时，P1 口因为内部存在上拉电阻，所以当外部被拉低时会输出一个低电 流。2P2 口： P2是一带有内部上拉电阻的 8位双向的I/O端 口。P2 口的输出缓冲能驱动 4个TTL逻辑门电路。当向 P2 口写1时，通过内部上拉电阻把端口拉到高电平，此时可以 用作输入口。作为输入口，因为内部存在上拉电阻，某个引 脚被外部信号拉低时会输出电流。P2 口在访问外

7、部程序存储器或16位地址的外部数据存P2 口储器时，P2 口送出高8位地址数据。在这种情况下，使用强大的内部上拉电阻功能当输出1时。当利用8位地址线访问外部数据存储器时,P2 口输出特殊功能寄存器的内容。当EPROM编程或校验时，P2 口同时接收高8位地址和一 些控制信号。2P3 口： P3是一带有内部上拉电阻的8位双向的I/O端口。P3 口的输出缓冲能驱动 4个TTL逻辑门电路。 当向P3 口写1时，通过内部上拉电阻把端口拉到高电平， 此时可以用作输入口。 作为输入口，因为内部存在上拉电阻， 某个引脚被外部信号拉低时会输出电流。P3 口同时具有AT89C51的多种特殊功能，具体如下表 1 所

8、示：端口引脚 第二功能RXD （串行输入口）TXD INTO （外部中断0） INT1 TO T1 WR RD 表1 P3 口的第二功能2RST :复位输入。当振荡器工作时，RST引脚出现两个机 器周期的高电平将使单片机复位。2ALE/PROG当访问外部存储器时，地址锁存允许是一输 出脉冲，用以锁存地址的低 8位字节。当在Flash编程时还 可以作为编程脉冲输出。一般情况下，ALE是以晶振频率的1/6输出，可以用作 外部时钟或定时目的。但也要注意，每当访问外部数据存储 器时将跳过一个ALE脉冲。2PSEN程序存储允许时外部程序存储器的读选通信号。当AT89C52执行外部程序存储器的指令时，每个

9、机器周期PSEN两次有效，除了当访问外部数据存储器时，PSEN将跳过两个信号。2EA/VPP:外部访问允许。为了使单片机能够有效的传送外部数据存储器从 0000H到FFFH单元的指令，EA必须同GND 相连接。需要主要的是，如果加密位 1被编程，复位时 EA 端会自动内部锁存。当执行内部编程指令时，EA应该接到VCC端。2XTAL1 :振荡器反相放大器以及内部时钟电路的输入端。2XTAL2 :振荡器反相放大器的输出端。在本次设计中，采用 89C51作为CPU处理器，充分利用 其硬件资源，结合 D触发器CD4013,分频器CD406Q模拟 转换开关CD4051,计数器74LS90等数字处理芯片，

10、主要控 制两大硬件模块，量程切换以及显示模块。下面还将详细说 明。(3) 、信号调理及放大整形模块：放大整形系统包括衰减器、跟随器、放大器、施密特触发器。它将正弦输入信号Vx整形成同频率方波 Vo,幅值过大 的被测信号经过分压器分压送入后级放大器，以避免波形失 真。运算放大器构成的射级跟随器起阻抗变换作用，使输入 阻抗提高。同相输入的运算放大器的放大倍数为/R1，改变R1的大小可以改变放大倍数。 系统的整形电路施密特触发器 组成，整形后的方波送到闸门以便计数。于输入的信号幅度是不确定、可能很大也有可能很小， 这样对于输入信号的测量就不方便了，过大可能会把器件烧 毁，过小可能器件检测不到，所以在

11、设计中采用了这个信号 调理电路对输入的波形进行阻抗变换、放大限幅和整形，信 号调理部分电路具体实现电路原理图和参数如下图4：D1D3DIODED5ZENER1VCC15VD2D4VCC15VJ121CON2LF3534DIOD E5VC11053U1A12DIODEDIODER6RES1IC1212113311410D1+5VD 2CLR1Q1CLR2Q2CLK1Q1CLK2Q2SET1SET2GND74LS141468597GN DVCC886R1RES1U1B675LF353R5RES125U373LM31141R2RES1J2 12CON2-VCC15VR4RES1R3RES1GNDGN

12、DGND-VCC15VGNDGND图4信号放大模块电路图(4) 、时基信号产生电路：CD4013-双上升沿 D触发器，引脚及功能见如下图5：图5D触发器引脚及功能图CD4013两个相同的、相互独立的数据型触发器构成。每个触发器有独立的数据置位复位时钟输入和Q及Q非输出。此器件可用作移位寄存器，且通过将Q非输出连接到数据输入，可用作计数器和触发器。在时钟上升沿触发时，加 在D输入端的逻辑电平传送到Q输出端。置位和复位或复位线上的高电平完成。CD406014 位二进制串行计数器，引脚及功能见如下图6:CD4060 一震荡器和14极二进制串行计数器位组成，震 荡器的结构可以是 RC或晶振电路。CR为

13、高电平时，计数器 清零且振荡器使用无效，所有的计数器位均为主从触发器 CP1非的下降沿计数器以二进制进行计数，在时钟脉冲线上 使用施密特触发器对时钟上升和下降时间无限制。图6进制串行计数器引脚及功能图时基信号的产生原理：本电路采用32768HZ晶体震荡器，利用 CD4060芯片经 过14级分频得到2HZ的信号，在经过 CD4013双D触发器经 过二分频得到的方波，即输出秒脉冲信号使单片机进行计 数。（5）、显示模块1602基本技术：1）、主要功能A、40通道点阵LCD驱动；B、可选择当作行驱动或列驱动；C、输入/输出信号：输出，能产生2032个LCD驱动波形；输入，接受控制器送出的串行数据和控

14、制信号，偏压（V1 sV6）;D、通过单片机控制将所测的频率信号读数显示出来。2）、技术参数）极限参数表2:名称符号标 准 值MIN电路电源LCD驱动电压 输入电压 静电电压 工作温度储存温度 VDD - VSS VDD - VEE VIN - VDD20-30 TYPE - MAX VDD + VDD + 100 +70 +80 V V VV C C单位表2极限参数表）电参数表3：名称符号测试条件标准值MIN输入高电平 输入低电平 输出高电平 输出低电平 工作电流 液晶驱动电压 VIH VIL VOH VOL IDD VDD- VEE -IOH = IOL = VDD =Ta = 0 C T

15、a = 25 C Ta = 50 C - -TYPEMAXVDD -V V V V mA V单位表3电参数表3）、时序特性表4:项目符号测试条件允许时间周期 允许脉冲宽度，高电平 允许上升和下降时间 地址建 立时间 数据延迟时间 数据建立时间 数据保持时间 DATAHOLD TIME 地址保持时间 TCYCE PWEH tEr tEf tAS tDDR tDSWtH tDHR tAH 标准值 MIN 1000 450 - 140 - 195 10 20 10 TYPE MAX - 25 -320ns ns ns ns ns ns ns ns ns单位 表 4 时序特性表4）、引脚和指令功能）模

16、块引脚功能表5：引线号1 2 3 4 5 6 7 | 14 符号 Vss VDD VEE RS R/W E DB0 | DB7 名 称 接地 电路电源 液晶驱动电压 寄存器选择信号 读/ 写信号片选信号 数据线功能0V 5V 10%保证VDD-VEE 5V电压差H:数据寄存器L:指令寄存器H:读L:写 下降沿触发，锁存数据 数据传输 表5模块引脚功能 表）寄存器选择功能表 6： RS 0 0 1 1 R/WO 1 0 1操 作指令寄存器（IR）写入忙标志和地址计数器读出数据寄存器（DR）写入数据寄存器读出表6寄存器功能选择表）指令功能格式:RS R/W DB7 DB6 DB5 DB4 DB3

17、DB2 DB1DB0共11种指令：清除,返回,输入方式设置，显示开关，控制, 移位,功能设置，CGRAM地址设 置QDRAM地址设置,读忙标志, 写数据到CG/DDRAM读数据CG/DDRAM5）、显示位与DDRAM地址的对应关系表 7： 显示位序号DD RAM 地址（HEX）第一行第二行12345 40 00 01 020304. 27 4041424344.67 表7显示位与 DD RAM地址关系表、软件设计1）、主程序main流程图图7主程序流程图单 设计题目：简易频率计数器姓名：学号： 班级：片机课程设计一、实验目的1、要求学生具有制作调试单片机最小系统及外设的能力，能够掌握单片机内部

18、资源的使用。2、熟练掌握焊接技术的基础上，能熟练使用单片机软 件开发环境Keil C51 编程调试，并使用 STC ISP调试工具采 用串口下载方式联调制作的单片机最小系统。二、实验要求自制一个单片机最小系统，包括串口下载、复位电路，采用外部计数器T0或T1作为外部频率输入，外部频率信号 源提供，计算出来的频率显示在四位一体的数码管上。三、实验器材单片机STC89C51一个、晶振一个、电容 3个、电阻3 个、排阻一个、4位一体数码显示管一个、按钮 1个。 四、 总体设计思想1、基本原理基本设计原理是直接用十进制数字显示被测信号频率的一种测量装置。它以测量周期的方法对正弦波、方波、三角波的频率进

19、行自动的测量所谓“频率”，就是周期性信号在单位时间内变化的次 数。若在一定时间间隔 T内测得这个周期性信号的重复变化 次数N,则其频率可表示为 f=N/T。其中脉冲形成电路的作 用是将被测信号变成脉冲信号，其重复频率等于被测频率 fx。时间基准信号发生器提供标准的时间脉冲信号，若其周 期为1s，贝则门控电路的输出信号持续时间亦准确地等于1s。闸门电路标准秒信号进行控制，当秒信号来到时，闸门开通，被测脉冲信号通过闸门送到计数译码显示电路。秒信号结束 时闸门关闭，计数器停止计数。于计数器计得的脉冲数N是在1秒时间内的累计数，所以被测频率 fx=NHz。本系统采用测量频率法，可将频率脉冲直接连接到A

20、T89C51 的 T0 端，将T/C1用做定时器。T/C0用做计数器。在 T/C1定时的时 间里，对频率脉冲进行计数。在1S定时内所计脉冲数即是该脉冲的频率。见图1:图1测量时序图于T0并不与T1同步，并且有可能造成脉冲丢失，所以 对计数器T0做一定的延时，以矫正误差。具体延时时间根 据具体实验确定。2、系统框图本频率计的数据采集系统主要元器件是单片机 AT89C51,它完成对待测信号频率的计数和结果显示等功能， 外部还要有分频器、显示器等器件。可分为以下几个模块： 放大整形模块、秒脉冲产生模块、换档模拟转换模块、单片 机系统、LCD显示模块。显示倍频锁相单片机放大整形被测信号时基电路图2系统

21、框图3、模块设计(1)、硬件系统构成：本频率计的数据采集系统主要元器件是单片机 AT89C51它完成对待测信号频率的计数和结果显示等功能， 外部还要有分频器、显示器等器件。可分为以下几个模块： 放大整形模块、秒脉冲产生模块、换档模拟转换模块、单片 机系统、LCD显示模块。系统框图如下图2：显示倍频锁相单片机放大整形被测信号时基电路图2系统框图(2)、AT89C51单片机及其引脚说明：89C51是一种高性能低功耗的采用 CMO工艺制造的8位 微控制器，它提供下列标准特征：4K字节的程序存储器，128 字节的RAM,32条I/O线，2个16位定时器/计数器，一个5 中断源两个优先级的中断结构，一个

22、双工的串行口，片上震荡器和时钟电路。 引脚说明：2VCC电源电压2GND:地2P0 口： P0 口是一组8位漏极开路型双向I/O 口，作为输出口用时，每个引脚能驱动8个TTL逻辑门电路。当对 0端口写入1时，可以作为高阻抗输入端使用。当P0 口访问外部程序存储器或数据存储器时，它还可 设定成地址数据总线复用的形式。在这种模式下，P0 口具有内部上拉电阻。在EPROM编程时，P0 口接收指令字节，同时输出指令字 节在程序校验时。程序校验时需要外接上拉电阻。2P1 口 ： P1 口是一带有内部上拉电阻的 8位双向I/O 口。 P1 口的输出缓冲能接受或输出 4个TTL逻辑门电路。当对 P1 口写1

23、时，它们被内部的上拉电阻拉升为高电平，此时可以作为输入端使用。当作为输入端使用时，P1 口因为内部存在上拉电阻，所以当外部被拉低时会输出一个低电 流。2P2 口： P2是一带有内部上拉电阻的 8位双向的I/O端 口。P2 口的输出缓冲能驱动 4个TTL逻辑门电路。当向 P2 口写1时，通过内部上拉电阻把端口拉到高电平，此时可以 用作输入口。作为输入口，因为内部存在上拉电阻，某个引 脚被外部信号拉低时会输出电流。P2 口在访问外部程序存储器或16位地址的外部数据存储器时，P2 口送出高8位地址数据。在这种情况下，P2 口使用强大的内部上拉电阻功能当输出1时。当利用8位地址线访问外部数据存储器时,

24、P2 口输出特殊功能寄存器的内 容。当EPROM编程或校验时，P2 口同时接收高8位地址和一 些控制信号。2P3 口： P3是一带有内部上拉电阻的8位双向的I/O端口。P3 口的输出缓冲能驱动 4个TTL逻辑门电路。 当向P3 口写1时，通过内部上拉电阻把端口拉到高电平， 此时可以用作输入口。 作为输入口，因为内部存在上拉电阻， 某个引脚被外部信号拉低时会输出电流。P3 口同时具有AT89C51的多种特殊功能，具体如下表 1 所示：端口引脚 第二功能RXD （串行输入口）TXD INTO （外部中断0） INT1 TO T1 WR RD 表1 P3 口的第二功能2RST :复位输入。当振荡器工作时，RST引脚出现两个机 器周期的高电平将使单片机复位。2ALE/PROG当访问外部存储器时，地址锁存允许是一输 出脉冲，用以锁存地址的低 8位字节。当在Flash编程时还 可以作为编程脉冲输出。一般情况下，ALE是以晶振频率的1/6输出，可以用作 外部时钟或定时目的。但也要注意，每当访问外部数据存储 器时将跳过一个ALE脉冲。2PSEN程序存储允许时外部程序存储器的读选通信号。当AT89C52执行