数电课程设计报告(共12页)

《数电课程设计报告(共12页)》由会员分享，可在线阅读，更多相关《数电课程设计报告(共12页)（12页珍藏版）》请在装配图网上搜索。

1、精选优质文档-倾情为你奉上目录专心-专注-专业1 课程设计的目的与作用1. 熟练掌握三位二进制加法器的设计和检测2. 学习并掌握信号的简单发生以及其电路的设计3. 加深对教材的理解和思考，并通过实验设计、验证正是理论的正确性。4. 将所学知识学以致用，加深对知识的理解，培养学习中的创新精神5. 检测自己的数字电子技术掌握能力，同时进一步提高对multisim的操作技能。2 设计任务1. 三位二进制加法计数器（无效态：001，110）2. 序列信号发生器的设计（发生序列）3. 74290构成100进制异步加法计数器并显示3 设计过程3.1三位二进制加法计数器（无效态：001,110）的设计3.1

2、.1状态图三位二进制加法计数器逻辑抽象次态为Q2nQ1nQ0n，现态为Q2n+1Q1n+1Q0n+1 000 /0 010 /0 011 /0 100 /0 110 /0 111/13.1.2时序图Q2Q1Q0CP3.1.3选择触发器及时钟脉冲本实验选用3个JK触发器。时钟脉冲：CP=CP0=CP1=CP23.1.4求状态方程总次态卡诺图：010xxx100011101111000xxxQ2n的次态卡诺图：0X10110X Q2n+1= Q0n Q2n+ Q1nQ2nQ1n的次态卡诺图：1X01010XQ1n+1= Q0nQ2n Q1n +Q2n Q0n Q1nQ0n的次态卡诺图：0X0111

3、0X Q0n+1= Q1n Q2n Q0n+Q2n Q1nQ0n3.1.5求驱动方程由上状态方程得 J0=Q1n Q2n K0=Q2n Q1n J1= Q0nQ2nK1=Q2n Q0n J2=Q0nK2=Q1n3.1.6画接线图3.1.7检查电路能否自启动001 110 不可以自启动110 001 不可以自启动3.2序列信号发生器的设计（发生序列）3.2.1状态图000 /1 001 /0 011 /1 010/1 /0111 /0 1103.2.2选择触发器及时钟脉冲选择用3个JK触发器。时钟脉冲：CP=CP0=CP1=CP23.2.3求输出方程1010XX10Y= Q1n Q0n Q1nQ

4、0n3.2.4求状态方程电路次态卡诺图：001011010110xxxxxx000111Q2n的次态卡诺图：0001xx01 Q2n+1=Q1n Q0n Q2n+ Q1n Q0nQ2nQ1n的次态卡诺图：0111xx01Q1n+1= Q2nQ0n Q1n +Q0nQ2n Q1nQ0n的次态卡诺图：1100xx01 Q0n+1= Q1nQ2n Q0n+ Q1nQ0n3.2.5求驱动方程由上状态方程得 J0=Q1nQ2n K0=Q1n J1= Q2nQ0nK1=Q0nQ2n J2=Q1n Q0nK2=Q1n Q0n3.2.6画接线图3.2.7检查电路能否自启动100 001 可以自启动101 00

5、1 可以自启动3.3用74290设计100进制的异步加法计数器并显示3.3.1设计原理 74290为二-五-十进制异步计数器，其中五进制和十进制为8421 BCD码进行计数。清零功能：当S9=S9AS9B=0时，若R0=R0AR0B=1，则计数器清零，与CP无关，这说明清零为异步的。置9功能：当S9=S9AS9B=1时计数器置“9”，即被置成1001状态。不难看出，这种置“9”也是通过触发器异步输入端进行的，与CP无关，且其优先级别高于R0.计数功能：1. 若把输入计数脉冲CP加在CP0端，即CP0=CP，且把Q0与CP1从外部连接起来，即令CP1=Q0，则电路将对CP按照8421 BCD码进

6、行异步加法计数。2. 如果仅将CP接在CP0端，而CP1与Q0不连接起来，那么计数器的FF0T触发器工作，构成1位二进制计数器，也成为二分频，因Q0变化的频率是CP频率的二分之一，FF0、FF1、FF2不工作。3. 要是只把CP接在CP1端，即CP1=CP，显然FF0不会工作，FF0、FF1、FF2工作，且构成五进制异步计数器，也称为模5计数器或5分频电路。4. 倘若按CP1=CP，CP0=Q3连接，虽然电路仍然是十进制异步计数器，但计数规律就不再是8421 BCD码了。输入输出注R0AR0B S9AS9B CPQ0n+1 Q1n+1 Q2n+1 Q3n+1 1 0 1 0 0 0 0 0 0

7、1 0 0 1计数清零置9CP0=CP CP1=Q074290的状态表本次设计100进制，选用计数功能1，两片级练起来，以达到100进制计数。3.3.2连线图4 仿真结果分析 4.1三位二进制加法计数器（无效态：001,110）的仿真分析经过连线与测试，成功完成加法器的运算。当CP到达下降沿时，现态与次态的关系满足状态方程，并且与设计的状态图和时序图一致，符合设计原理的结果。4.2序列信号发生器的设计（发生序列）的仿真与分析仿真结果显示，当CP下降沿到来时，输出Y就按信号序列依次的输出。由仿真结果可以看出序列由低到高为。电路是按这个信号不断的进行的正确的输出。4.3用74290设计100进制的

8、异步加法计数器的仿真与分析由于本次设计用74290芯片，各自用的十进制8421 BCD码进行编码的，所以应用数码二极管进行对结果的检验。其中左侧数码管为低位，右侧数码管为高位，而且没到99则想更高位进位且清零。从此波形可以看出，当低位经历10个脉冲时，高位进行一个脉冲，当高位到达是个脉冲时则到达了100则进位。6 设计总结 经过本次课程设计，我们各自都能深深的体会到课程设计的真正意义之所在，让我们对于数电的实用性更加了解。但在设计中，是体现一学期所学的知识，这也可以说成是一个对于本学期学习的一个检验，我觉得它比考试来的直接。能让人学到很多课堂上学不到的知识。设计时一定要细心，小小的错误都会造成输出结果不对，这也是锻炼自己机会。因此，我们一定要本着一丝不苟的精神来完成每次课设，抓住锻炼自己的机会，切实际的提高自己的能力。7 参考文献1余孟尝主编. 数字电子技术基础简明教程. 3版. 高等教育出版. 20062 张利萍，王向磊主编. 数字逻辑实验指导书. 1版. 沈阳理工大学出版社. 20113何希才主编. 常用电子电路应用365例. 电子工业出版社. 20064主编. 数字电路技术基础简明教程习题全解. 中国时代经济出版社. 2007