软考-计算机原理自测试题及答案(缩印版)(共7页)

《软考-计算机原理自测试题及答案(缩印版)(共7页)》由会员分享，可在线阅读，更多相关《软考-计算机原理自测试题及答案(缩印版)(共7页)（7页珍藏版）》请在装配图网上搜索。

1、精选优质文档-倾情为你奉上电子计算机的基本结构冯.诺依曼计算机模型 1、计算机由运算器、存储器、输入/输出设备和控制器组成，并以运算器为中心连接在一起。2、存储器由一组一维排列、线性编址的存储单元组成，每个存储单元的位数是相等且固定的，存储单元按地址访问。3.“程序”是由一条一条的指令有序排列而成，而指令由操作码和地址码两部分组成。操作码规定了该指令的操作类型，地址码指示存储操作数和运算结果的存储单元地址，操作数的数据类型由操作码类规定。 4、指令和数据均采用二进制数表示，并以二进制数形式进行运算 。5、程序（指令）与数据是同等地不加区分地存储在同一个存储器中 。 6、设置“程序计数器PC”来

2、指示下一条将要执行的指令的地址。每执行完一条指令，程序计数器就自动加1，指向下一条指令的存储单元。存储程序的思想计算机的用途和硬件完全分离：硬件结构采用定性逻辑，提供某些固定不变的功能，通过编制不同的程序来满足不同用户对计算机的应用需求。把指令汇总在一起形成一个程序，并将其存储在计算机中。通过逐条指令执行来完成问题的求解。计算机的体系结构指程序员所看到的机器的属性，即机器的概念性结构和功能表现。这些属性主要是指令系统、数据表示、中断系统、寄存器组织等。处理器的基本组成包括：寄存器、运算器和控制器处理器的内部有大量的寄存器：通用寄存器、基址寄存器、变址寄存器、程序计数器、指令寄存器、状态控制字寄

3、存器以及用户透明的MAR、MDR处理器的所有工作都是在控制单元CU的指挥下完成的。处理数据的功能单元叫算术逻辑单元ALU，它的功能是对数据进行各种算术运算或逻辑运算。处理器的工作过程 处理器的主要工作就是周而复始地执行指令，所以它的基本功能包括取指令、分析指令、取数据、处理数据、写回结果。（1）取指令。处理器根据PC给出的主存地址访问主存储器，取出一个标准字长的指令，将其送入处理器内部专门存放当前指令的指令寄存器 IR，然后PC加1。（2）分析指令。处理器将指令寄存器IR中的操作码部分取出送入指令译码器（Decoder）进行译码。根据译码结果判断出指令的功能（即指令将要执行什么操作）、操作数的

4、寻址方式以及操作数的数据类型，形成源操作数或目的操作数的物理地址。（3）取数据。根据源操作数的物理地址访问主存储器，取出源操作数。源操作数将被送入处理器内部的数据寄存器，如累加器ACC。（4）处理数据。处理器将源操作数送入运算器，并根据指令译码结果启动运算器的相应操作对数据进行处理。处理结果存回通用数据寄存器或缓冲寄存器。（5）写回结果。如果指令要求将结果写回寄存器或主存储器，那么处理器将根据目的操作数的地址，将目的操作数写入寄存器或主存储器。机器周期、时钟周期、主存周期、指令周期 处理器每取出并执行一条指令所需的全部时间叫指令周期。 时钟周期是计算机的基准时钟（一个节拍）。 机器周期是所有指

5、令执行过程中的一个基准时间。选取处理器访问一次主存的时间(也称主存周期)作为机器周期。 指令（操作码和操作数） 指令是处理器完成的最小功能单位。所有指令的集合称为指令集。指令也是计算机体系结构中最重要的属性。 指令包括操作码和操作数。 操作码规定了指令所具有的功能。 操作数是指令所要处理的数据。常以数据所在存储单元的地址形式给出。也称 “指令地址码”。 指令格式的特征。 每一条指令的机器码（二进制数的编码具有唯一性）微指令：把在同一CPU周期内并行执行的微操作控制信息，存储在控制存储器里，称为一条微指令（Microinstruction）。它是微命令的组合，微指令存储在控制器中的控制存储器中。

6、一条机器指令对应一个微程序，微程序由若干条微指令序列组成。从指令与微指令，程序与微程序，地址与微地址的一一对应关系来看，前者与内存储器有关，后者与控制存储器有关。寻址方式：l 立即数寻址l 直接寻址l 间接寻址 l 堆栈寻址 l 寄存器寻址 l 寄存器间接寻址 l 基址寻址 l 变址寻址 所谓寻址方式（Addressing）指的是指令按照何种方式寻找或访问到所需的操作数或信息。 寻址方式分为指令寻址和数据寻址。 指令寻址是为了找到下一条指令； 数据寻址是为了找到本条指令所需的操作数。 对于指令寻址：顺序寻址和跳跃寻址。 数据寻址（采用不同寻址方式的目的是缩短指令字长，扩大寻址空间，提高编程灵活

7、性 ） 转移指令和子程序调用的区别 转移指令和子程序的调用都是程序控制类指令，都可以改变程序执行的顺序。 转移指令分条件跳转和无条件跳转。改变程序执行的顺序，改写程序计数器PC的值，跳到另外的地方去执行另一段程序。不需要对程序的断点进行保护，跳转之后，不会回到原来的地方继续执行。子程序调用的时候，首先把当前程序的断点保存到系统堆栈中，（断点处指令的CS：IP）然后由子程序名获得子程序的入口地址，把子程序的入口地址写入PC，从而去执行子程序中的指令。 子程序内部最后的一条指令是子程序的返回指令 RET。 其作用就是从堆栈中恢复断点的值，以便程序能从断点处继续执行。低地址的单元存放低位字节，高地址

8、的单元存放高位字节小端规则低地址的单元存放高位字节，高地址的单元存放低位字节大端规则存储器的主要指标 存储器的容量、访问速度、成本 容量越大越好、访问速度越快越好、成本越低越好！ 存储器的组织形式：存储单元数目存储字长 如210 x 8 该存储器有 10位地址总线，共有1024个存储单元，每个存储单元存储8位。ROM、RAM ROM只读存储器，掉电后信息可以保留。一般用作系统程序存储。 RAM随机存储器，一般用作用户程序存储。主存和辅存 能够被处理器直接访问的存储器称为主存储器； 不能被处理器直接访问的存储器称为辅助存储器。存储器访问的局部性原理 时间局部性是指将要访问的信息就是现在正在访问的

9、信息。空间局部性是指将要用到的信息就在正使用的信息旁边。层次结构的存储系统 计算机存储系统的层次结构中，最重要的两个层次是采用高速缓冲存储器的“Cache-主存”层次，以及基于虚拟存储器的“主存-辅存”层次。引入Cache的目的是为了解决访问主存速度不够快的问题。高度缓存Cache位于CPU和主存储器之间。主存与Cache映射的三种方式： 直接映射、相联映射、组相联映射存储器寻址范围 某处理器字长32位，其存储容量为16MB，若按双字编址，它的寻址范围是多少？ 解： 处理器字长为32位，双字编址，则每个寻址单元存储的二进制数据的位数为64位。 总的存储容量为16MB，则寻址范围为 16MB/6

10、4=2M第一部分：-一、填空题： 1、原码一位乘法中，符号位与数值位（分开计算 ），运算结果的符号位等于（相乘两数符号位的异或值）。2、码值80H：若表示真值0，则为（移 ）码；若表示真值128，则为（补 ）码。3、微指令格式分为（水平 ）型微指令和（垂直 ）型微指令，其中，前者的并行操作能力比后者强。4、在多级存储体系中，Cache存储器的主要功能是（匹配CPU和主存之间的速度 ）。5、在下列常用术语后面，写出相应的中文名称：VLSI(超大规模集成电路 ), RISC(精简指令系统计算机 ), DMA(直接存储器存取（访问） ), DRAM(动态随机读写存储器 )。6、为了实现CPU对主存储

11、器的读写访问，它们之间的连线按功能划分应当包括（地址总线 ），（数据总线 ）（读写控制线 ）。7、从计算机系统结构的发展和演变看，近代计算机是以（存储器 ）为中心的系统结构。8、设X= 0.1011，则X补为10101 。9、汉字的输入码，机内码，字形码 是计算机用于汉字输入、内部处理、输出三种不同用途的编码。10、数控机床是计算机在自动控制 方面的应用，邮局把信件自动分拣是在计算机人工智能 方面的应用。 11、计算机软件一般分为系统软件 和应用软件 两大类。12、RISC的中文含义是精简指令系统计算机 ；CISC的中文含义是复杂指令系统计算机 。13、对动态存储器的刷新有两种方式，它们是集中

12、式刷新和分布式刷新 。14、机器字长16位，表示浮点数时，阶码6位（阶符1位），尾数10位（数符1位），则浮点补码表示时，最大浮点数是（129）231 ，绝对值最小的非0的正数是241 。15、在存储系统的Cache与主存层次结构中，常会发生数据替换问题，此时我们较常使用的替换算法有先进先出算法（FIFO） 和近期最少使用算法（LRU） 等。16、一条指令实际上包括两种信息即操作码 和地址码 。17、按照总线仲裁电路的位置不同，可分为集中式 仲裁和分布式 仲裁。二、单项选择题： 1、寄存器间接寻址方式中，操作数处于（主存）中。2、CPU是指（运算器和控制器）。3、若一台计算机的字长为2个字节，

13、则表明该机器在CPU中能够作为一个整体加以处理的二进制代码为16位。4、在浮点数编码表示中，（基数 ）在机器数中不出现，是隐含的。5、控制器的功能是（从主存取出指令，完成指令操作码译码，并产生有关的操作控制信号，以解释执行该指令。）。6、虚拟存储器可以实现（扩大主存储器的存储空间，并能进行自动管理和调度）。7、32个汉字的机内码需要（64字节）。8、相联存储器是按（内容指定方式）进行寻址的存储器。9、状态寄存器用来存放（算术逻辑运算指令及测试指令的结果状态）。10、在机器数（补码和移码）中，零的表示形式是唯一的。11、计算机的存储器采用分级方式是为了（解决容量、价格、速度三者之间的矛盾）。12

14、、有关Cache的说法正确的是（CPU内外都可以设置Cache）。13、在定点二进制运算中，减法运算一般通过（补码运算的二进制加法器）来实现。14、堆栈常用于（保护程序现场）。15、计算机系统的层次结构从内到外依次为（硬件系统、系统软件、应用软件）。16、一个指令周期通常由（若干个机器周期）组成。17、在计算机系统中，表征系统运行状态的部件是（程序状态字）。18、某虚拟存储器采用页式内存管理，使用LRU页面替换算法，考虑下面的页面访问地址流（每次访问在一个时间单位中完成），1、8、1、7、8、2、7、2、1、8、3、8、2、1、3、1、7、1、3、7。假定内存容量为4个页面，开始时为空的，则页

15、面失效次数是（6 ）。19、某一SRAM芯片，其容量是10248位，除电源和接地端外，该芯片引脚的最小数目是（20 ）。20、下面尾数（1位符号位）的表示中，不是规格化尾数的是（补码） ）。21、目前我们所说的个人台式商用机属于微型机 。22、下列数中最大的数是（）2 。23、在小型或微型计算机里，普遍采用的字符编码是ASC码 。24、在下列机器数补码 中，零的表示形式是唯一的。25、设X补=1.x1x2x3x4,当满足x1必须为1，x2x3x4至少有一个为1 时，X -1/2成立。26、假定下列字符码中有奇偶校验位，但没有数据错误，采用偶校验的字符码是 。27、在CPU中，跟踪后继指令地址的

16、寄存器是程序计数器 。28、EPROM是指光擦除可编程的只读存储器 。29、堆栈寻址方式中，设A为累加器，SP为堆栈指示器，MSP为SP指示的栈顶单元。如果进栈操作的动作顺序是（A）MSP，(SP) 1SP。那么出栈操作的动作顺序应为(SP)+1SP，(MSP)A。30、下面尾数（1位符号位）的表示中，不是规格化的尾数的是（补码） 。31、在主存和CPU之间增加cache存储器的目的是解决CPU和主存之间的速度匹配问题。32、CPU主要包括控制器、 运算器、cache 。33、设变址寄存器为X，形式地址为D，（X）表示寄存器X的内容，变址寻址方式的有效地址为EA=(X)+D 。34、信息只用一

17、条传输线 ，且采用脉冲传输的方式称为串行传输 。35、下述I/O控制方式中，主要由程序实现的是中断方式 。36、系统总线中地址线的功能是用于指定主存和I/O设备接口电路的地址。37、CRT的分辨率额为10241024，颜色深度为8位，则刷新存储器的存储容量是8MB 。38、设寄存器位数为8位，机器数采用补码形式（含一位符号位）。对应于十进制数-27，寄存器内为E5H 。39、根据国标规定，每个汉字在计算机内占用二个字节 存储。40、某一SRAM芯片，其容量为5128位，考虑电源端和接地端，该芯片引出线的最小数目应为19 。三、简答题：（每题5分，共10分）1、Cache与主存之间的地址映像方法

18、有哪几种？各有何特点？映像方式有直接映像，全相联映像，组相联映像三种。直接映像是每个主存块只能放到一个唯一对应的Cache块中，实现简单但Cache利用率低；全相联映像是每个主存块可以放到任何一个Cache块中，最灵活但实现的成本代价最大；组相联映像时每个主存块唯一对应一个cache组，但可放到组内任何一个块中，是前两种方式的折中。2、DRAM存储器为什么要刷新？有哪几种常用的刷新方法？DRAM存储器采用电容存放信息，由于电容漏电，保存信息经过一段时间会丢失，故用刷新保证信息不丢失。常用的刷新方法有集中式刷新和分布式刷新。3、CPU中有哪些主要寄存器？简述这些寄存器的功能。CPU有以下寄存器：

19、指令寄存器（IR）：用来保存当前正在执行的一条指令。程序计数器（PC）：用来确定下一条指令的地址。地址寄存器（AR）：用来保存当前CPU所访问的内存单元的地址。缓冲寄存器（DR）：作为CPU和内存、外部设备之间信息传送的中转站。补偿CPU和内存、外围设备之间在操作速度上的差别。在单累加器结构的运算器中，缓冲寄存器还可兼作为操作数寄存器。通用寄存器（AC）：当运算器的算术逻辑单元（ALU）执行全部算术和逻辑运算时，为ALU提供一个工作区。状态条件寄存器（PSW）：保存由算术指令和逻辑指令运行或测试的结果建立的各种条件码内容。除此之外，还保存中断和系统工作状态等信息，以便使CPU和系统能及时了解机

20、器运行状态和程序运行状态。4、RISC机器具有什么优点，试简单论述。 RISC是精简指令系统计算机，它有以下特点：选取使用频率最高的一些简单指令，以及很有用但不复杂的指令。指令长度固定，指令格式种类少，寻址方式种类少。只有取数/存数指令访问存储器，其余指令的操作都在寄存器之间进行。大部分指令在一个机器周期内完成。CPU中通用寄存器数量相当多。以硬布线控制为主，不用或少用微指令码控制。一般用高级语言编程，特别重视编译优化工作，以减少程序执行时间。5、计算机存储系统分那几个层次？每一层次主要采用什么存储介质？其存储容量和存取速度的相对值如何变化？分为高速Cache主存辅存三级层次结构，容量从小到大

21、，速度从高到低。存储介质：Cache SRAM主存 DRAM辅存 磁表面存储器四、综合题：（共35分）1、（本题7分）某机采用微程序控制器，其微程序控制器有18种微操作命令（采用直接控制法，即水平型微指令），有8个转移控制状态（采用译码形式），微指令格式中的下址字段7位。该机机器指令系统采用4位定长操作码，平均每条指令由7条微指令组成。问：（1）该微指令的格式中，操作控制字段和判别测试字段各有几位？控存的容量是多少（字数字长）？操作控制字段18位，判别测试字段3位，控存容量是12828；（2）该机指令系统共有多少条指令？需要多少容量的控存？上述的控存是否合适？操作控制字段判别测试字段下址字段共

22、16条指令，需112条微指令，控存合适，能满足需要。2、（本题12分）设浮点数的格式为：阶码4位，包含一位符号位，尾数5位，包含一位符号位，阶码和尾数均用补码表示，排列顺序为：阶符（1位）阶码（3位）数符（1位）尾数（4位）则按上述浮点数的格式：（1）若（X）10=22/64，（Y）10= 2.75，则求X和Y的规格化浮点数表示形式。X和Y的表示为：X 阶码：1111 尾数： 01011 Y 阶码：0010 尾数：10101（2）求X+Y浮（要求用补码计算，列出计算步骤）（6分）、对阶：ExEy=11.101保留Ey，X尾数右移3位。、尾数加：得：11.、规格化：已经是 、舍入：尾数：11.0

23、110 、判溢出：无溢出，故结果为：阶码0010 尾数10110 值：0.1010223、（本题共16分）某机字长8位，CPU地址总线16位，数据总线8位，存储器按字节编址，CPU的控制信号线有：MREQ#（存储器访问请求，低电平有效），R/W#（读写控制，低电平为写信号，高电平为读信号）。试问：（1）若该机主存采用16K1位的DRAM芯片（内部为128128阵列）构成最大主存空间，则共需多少个芯片？若采用异步刷新方式，单元刷新周期为2ms，则刷新信号的周期为多少时间？刷新用的行地址为几位？（6分）共需32个芯片，刷新信号周期约为15.6s，刷新行地址7位；（2）若为该机配备2K8位的Cach

24、e，每块8字节，采用2路组相联映像，试写出对主存地址各个字段的划分（标出各个字段的位数）；若主存地址为3280H，则该地址可映像到Cache的哪一组？（4分）主存字块标记6位，组地址7位，块内地址3位。地址3280H在Cache的50H组内。（3）若用4个8K4位的SRAM芯片和2个4K8位的SRAM芯片形成24K8位的连续RAM存储区域，起始地址为0000H，假设SRAM芯片有CS#（片选，低电平有效）和WE#（写使能，低电平有效）信号控制端。4、求十进制数123的原码表示，反码表示，补码表示和移码表示（用8位二进制表示，并设最高位为符号位，真值为7位）。（本题8分）原码： 反码： 补码：

25、移码：5、基址寄存器的内容为3000H，变址寄存器的内容为02B0H，指令的地址码为002BH，程序计数器（存放当前正在执行的指令的地址）的内容为4500H，且存储器内存放的内容如下：地址 内容002BH 3500H302BH 3500H32B0H 5600H32DBH 2800H3500H 2600H452BH 2500H（1）、若采用基址寻址方式，则取出的操作数是什么？ 3500H（2）、若采用变址寻址（考虑基址）方式，取出的操作数是什么？2800H（3）、若采用立即寻址方式，取出的操作数是什么？002BH（4）、若采用存储器间接寻址（不考虑基址）方式，取出的操作数是什么？2600H（5）

26、、若相对寻址用于转移指令，则转移地址是多少？（本题10分）452BH6、现有SRAM芯片容量为2K4位，试用此芯片组成8K8位的存储器，（1）、共需要多少这样的芯片？8片（2）、要访问此存储器至少需要多少条地址线？13条其中片内寻址需几条？11条（本题6分）7、某双面磁盘，每面有220道，已知磁盘转速r = 3000转/分。数据传输率为B/s。求磁盘总容量。解： 因为 Dr = rN r = 3000转/分 = 50转/秒所以 N = Dr/r = （B/s） / （50/s）= 3500B磁盘总容量 = 3500B2202 = B=1.54MB8、设浮点数x=20110.，y=2010 (0

27、.)（1）、计算x+y；（阶码与尾数均用补码运算）。阶码： 11010 尾数 ： （均为补码）（2）、计算xy；（阶码用补码运算，尾数用原码一位乘）。（本题15分）阶码： 11010 （补码） 尾数： （原码）第二部分：-计算机由运算器、存储器、输入/输出设备和控制器组成，并以运算器为中心连接在一起。处理器的组成：处理器的基本组成包括：寄存器、运算器和控制器处理器的内部有大量的寄存器：通用寄存器、基址寄存器、变址寄存器、程序计数器、指令 寄存器、状态控制字寄存器以及用户透明的MAR、MDR处理器的工作过程： 处理器的主要工作就是周而复始地执行指令，所以它的基本功能包括取指令、分析指令、取数据、

28、处理数据、写回结果。（1）取指令。处理器根据PC给出的主存地址访问主存储器，取出一个标准字长的指令，将其送入处理器内部专门存放当前指令的指令寄存器 IR，然后PC加1。（2）分析指令。处理器将指令寄存器IR中的操作码部分取出送入指令译码器（Decoder）进行译码。根据译码结果判断出指令的功能（即指令将要执行什么操作）、操作数的寻址方式以及操作数的数据类型，形成源操作数或目的操作数的物理地址。（3）取数据。根据源操作数的物理地址访问主存储器，取出源操作数。源操作数将被送入处理器内部的数据寄存器，如累加器ACC。（4）处理数据。处理器将源操作数送入运算器，并根据指令译码结果启动运算器的相应操作对

29、数据进行处理。处理结果存回通用数据寄存器或缓冲寄存器。（5）写回结果。如果指令要求将结果写回寄存器或主存储器，那么处理器将根据目的操作数的地址，将目的操作数写入寄存器或主存储器。指令（操作码和操作数） 指令是处理器完成的最小功能单位。所有指令的集合称为指令集。指令也是计算机体系结构中最重要的属性。指令包括操作码和操作数。操作码规定了指令所具有的功能。操作数是指令所要处理的数据。常以数据所在存储单元的地址形式给出。也称 “指令地址码”。寻址方式分为指令寻址和数据寻址。存储器的主要指标： 存储器的容量、访问速度、成本容量越大越好、访问速度越快越好、成本越低越好！层次结构的存储系统： 计算机存储系统

30、的层次结构中，最重要的两个层次是采用高速缓冲存储器的“Cache-主存”层次，以及基于虚拟存储器的“主存-辅存”层次。引入Cache的目的是为了解决访问主存速度不够快的问题。 高度缓存Cache位于CPU和主存储器之间。主存与Cache映射的三种方式： 直接映射、相联映射、组相联映射中断的概念：中断（Interrupt）是一个由内外部事件激发来中断当前正在执行程序而运行另一个处理程序的过程。有些中断是可屏蔽的，有些中断是不可屏蔽的。中断的执行过程：Step1、保护断点：将断点地址压入堆栈保存，即当前PC值入栈。Step2、关中断：屏蔽其它中断请求信号。Step3、保护现场：将中断服务程序使用的

31、所有寄存器内容入栈。Step4、中断处理：执行中断源所要求的中断服务程序。Step5、恢复现场：恢复被使用寄存器的原有内容。Step6、开中断：允许接受其它中断请求信号。Step7、中断返回：执行IRET指令，栈顶内容PC，程序跳转回断点处。存储器分级的目的是什么？ Cache-主存存储层次用来解决什么问题？主存-辅存存储层次用来解决什么问题？答：Cache-主存存储层次用来解决主存速度低的问题，弥补CPU与主存在速度上的差异，在主存和Cache之间增加辅助硬件使主存和Cache构成一个整体，从CPU角度看，CPU访问Cache存储系统时，速度接近Cache速度，而容量是主存容量，价格/容量比

32、接近主存。Cache存储系统对系统程序员和应用程序员都是透明的，因为CPU对Cache和主存层次的调度全部由硬件实现。主存-辅存存储层次用来解决主存容量小的问题，在主存和辅存之间增加辅助硬件和辅助软件，使主存和辅存构成一个整体，扩大程序可访问的存储空间，通过把磁盘空间当作主存空间供程序使用，建立起一个虚拟存储器。存储器扩展技术主要解决什么？什么是位的扩展，什么是字的扩展？ 答：解决芯片容量与系统容量匹配问题。当芯片数据线位数少于系统数据位数时，需要位扩展；单芯片地址位数少于系统地址位数时，需要字扩展。提高访存速度可采取哪些措施？ 答：(1)采用高速器件，比如SDRAM、 DDR SDRAM、D

33、DR2 SDRAM 、 DDR3 SDRAM。 (2)增加高速缓冲存储器cache 。 (3)并行存储结构等。主存与Cache的地址映射有几种方式？都是什么方式？哪种方式比较实用？ 答：三种映射方式：全相联映射、直接映射、组相联映射。 其中组相联映射融合了前两种映射的优点，最实用。主存和辅存在存储程序方面有什么区别？CPU访问这两种存储器的方式是否相同？ 答：主存存储正在或将要执行的程序。执行过的程序也可能存放在主存中。主存只能暂时保存程序，断电即消失。 辅存存放暂不执行或不准备执行的程序；可以长久保存。 CPU可以直接访问主存，无需任何软件驱动。但不能直接访问辅存，需要操作系统将辅存的内容调

34、入主存方可访问。什么是指令系统？为什么说指令系统是计算机中软件和硬件分界的接口？答：一台计算机中所有机器指令的集合，称为这台计算机的指令系统。它就是这台机器的机器语言。在它之下是硬件实现电路，之上是各种软件程序实现。所以说指令系统是计算机中软件和硬件分界的接口。指令格式分为几个字段，各字段表示什么内容？ 答：指令格式分为操作码和操作数两个字段。操作码OP表示该指令应进行什么性质的操作。不同的指令用操 作码字段的不同编码来表示，每一种编码代表一种指令。若操作码字段有n位，则可表示2n条指令有2n种不同的基本操作。操作数表示指令所要处理的数据。常以数据所在单元的地址形式给出。也称 “地址码A”。操

35、作数的来源通常为一个立即数（在指令代码中直接给出）、寄存器中内容、存储单元的内容或I/O端口的内容。 指令系统中采用不同寻址方式的主要目的是什么？ 答：缩短指令字长，扩大寻址空间，提高编程灵活性 。哪种寻址方式获取操作数的速度最快？ 答：立即寻址。单地址指令中为了完成两个数的算术运算，除地址码指明的一个操作数以外，另一个数常需采用何种寻址方式？ 答：隐含寻址。说明指令寻址: 答：顺序寻址、跳跃寻址（相对寻址）。指出四种不同的寻址方式；说明每种寻址方式操作数的位置及寻址过程。答：(1)立即寻址：操作数在指令中。取出指令立即得到操作数。 (2)寄存器寻址：操作数在寄存器中，指令中给出寄存器地址，用

36、此地址访问寄存器得到操作数。 (3)直接寻址：操作数在存储器中，指令中给出存储器地址，用此地址访问存储器得到操作数。 (4)寄存器间接寻址：操作数在存储器中，指令中给出寄存器地址为形式地址，用此地址访问寄存器得到操作数实际地址，再用该地址访问存储器得到操作数。CPU的主要功能是什么？答：取指令、执行指令。 指令控制、操作控制、时间控制、数据加工什么是指令周期？答： CPU每取出一条指令并执行这条指令，都要完成一系列的操作，这一系列操作所需的时间通常叫做一个指令周期。指令周期、机器周期与时钟周期的关系？答：一个指令周期含有若干个机器周期，一个机器周期含有若干个时钟周期。控制器存储器的作用是什么？

37、答：存储微指令。简述处理器与外部设备交换信息的方式？答:程序查询方式,程序中断方式,DMA方式,通道方式。8位补码定点整数的范围是：-128 +1271、写出8位补码(F9)16所对应的定点整数十进制真值： (F9)16 =()2 真值为：-()2 = -(7)102、写出(17.625)10所对应的IEEE754单精度（32位）浮点 机器数：(17.625)10 =(10001.101)2 =(1.2+100)2 S=0 E=100+= M= 0 3.将十进制数 -35.875 转化为IEEE 754 标准的32位单精度 浮点数。 答：-35.875= -.111 = - 1. 2+101

38、S=1 E=101+= M=0 浮点数为： 1 04、已知x=-66,y=+96，使用8位定点补码计算x-y，并判断结果是否溢出。（要求有完整的计算过程） x补=-66补=-补=1 y补=+96补=+补=0 -y补=1 x-y补=x补+-y补=11 + 11 =10 溢出5.将十六进制数的IEEE 754单精度数42E48000转换成十进制数值表示。 解答 42E =0 02 =(-1)02133-127(1+1/2+1/4+1/32+1/256)=114.25 6.将十进制数20.59375转换成IEEE 754单精度数。 解答 20.59375 10= 10100.10011 2=1. x 24 符号位 0 指数部分为 100+= 尾数部分为 010 0100 1100 0000 0000 0000 32位的单精度数为： 0 010 0100 1100 0000 0000 00007、某SRAM芯片，其存储容量为64K16位，该芯片的地 址线和数据线数目各为多少？（5分）答：地址线：16位。 3分 数据线：16位。 2分专心-专注-专业