FPGA的下载方式(配置方式)与掉电不丢失下载

《FPGA的下载方式(配置方式)与掉电不丢失下载》由会员分享，可在线阅读，更多相关《FPGA的下载方式(配置方式)与掉电不丢失下载（5页珍藏版）》请在装配图网上搜索。

1、FPGA的下载方式（配置方式）与掉电不丢失下载下载FPGA里面 有三种方式JTAG 下载sof文件，掉电丢失 可以将sof转换为jic文件，用EPCSx配置，掉电不丢失AS 下载pof文件，配置EPCSx，掉电不丢失PS 比较老的下载方式，很少运用更新：说明下JTAG下的掉电不丢失下载方法JTAG接口的EPCS间接编程： 用JTAG模式下载，其本身模式只是用于调试，因此该模式为掉电丢失模式。但是，在JTAG模式下可以通过配置映像的方式，对EPCS配置芯片进行编程配置。 它是利用FPGA的JTAG接口以及Altera供应的用于编程时配置FPGA的Serial FlashLoader（SFL）来对

2、EPCS进行配置。其配置的接口连接方式与JTAG相同。 通过SFL，利用FPGA作为JTAG接口和串行配置器件EPCS的桥梁，用户通过JTAG接口来对EPCS进行在系统编程。这是因为串行器件EPCS并不支持JTAG接口，传统的方式通过AS编程接口干脆对EPCS进行编程。1.区分CPLD与FPGACPLD是英文Complex Programmable Logic Device的缩写，即困难可编程逻辑器件，CPLD基于EEPROM工艺（掉电不丢失），集成度相对fpga较低，以MicroCell（包括组合部分与寄存器）为基本单元。具有非挥发特性，可以重复写入。cpld掉电数据不丢失，芯片比较便宜，硬

3、件设计成本比较低。fpga掉电数据丢失，硬件设计时要而外加配置flash芯片，或者单片机负责上电时把程序写到fpga里面，（假如程序较大，敏捷的方案为fpga+单片机+大容量的flash）；集成度高，以LE（包括查找表、触发器及其他）为基本单元，有内嵌Memory、DSP等，支持IO标准丰富。具有易挥发性，须要有上电加载过程。可以简洁的理解为：cpld比较简洁，主要是逻辑运算实力，fpga=cpld+算法处理模块。2 FPGA中，当选用AS 下载pof文件，无法胜利时将sof转换为jic文件，用EPCSx配置，下载时选用JTAG 下载转换后的jic文件。转换过程如下：1.Use the Ass

4、embler to generate an SRAM Object File (.sof) containing the FPGA configuration data.1.运用汇编器产生一个包含FPGA配置数据的SRAM目标文件(.sof)。2.Choose Convert Programming Files (File menu).2.选择转换编程文件(File-Convert Programming Files)。3.Under Output programming file, select JTAG Indirect Configuration File (.jic) in the P

5、rogramming file type list.3. 在输出编程文件下面，在编程文件类型列表中选择JTAG间接配置文件(.jic)。(Output programming file:Programming file type:选择JTAG Indirect Configuration File (.jic)。4.In the Configuration device list, select the target EPCS configuration device you want to program.4.在配置器件列表里，选择你想对之编程的目标EPCS配置器件。(Configurati

6、on device:你要配置的芯片型号)5.In the File name box, type the file name for the JIC File you want to create.5.在文件名选择栏(File name:output_file.jic)，指定你想生成的JIC文件的名字(把output_file换成你想要的名字)。6.To specify an existing SRAM Object File (.sof) for conversion to a JIC File, select the SOF Data item under Input files to c

7、onvert and click Add File.6.指定一个现有的SRAM目标文件(.sof)来转换成JIC文件，在Input files to convert下面选择SOF Data，点击Add File.。7.To specify the target FPGA device that will program the EPCS device, select the Flash Loader item under Input files to convert and click Add Device.7.指定将要编程的EPCS的FPGA目标器件，选择Flash Loader项，点击Ad

8、d Device。8.To generate the JIC file containing the Serial Flash Loader IP and EPCS programming data, click OK.8.生成包含串行Flash载入IP和EPCS编程数据的JIC文件，点OK。9.Choose Programmer (Tools menu).9.编程。10.If necessary, in the Mode list, select JTAG.10.选择JTAG模式。11.To add the newly created JIC File to the programming

9、list, click Add File in the Programmer window and select the JIC File.11.添加新生成的JIC文件到编程列表。12.In the same row as the FPGA device in the programming list, turn on the Program/Configure option.12.在编程列表中FPGA器件的同一行，开启编程/配置选项。13.In the same row as the EPCS device in the programming list, turn on the Progr

10、am/Configure option.13.在编程列表中EPCS器件的同一行，开启编程/配置选项。14.To configure the FPGA with the Serial Flash Loader IP and then program the EPCS device, click Start in the Programmer window.14.起先编程。3 sof转换为jic文件失败时sof转换为jic文件失败，提示错误：文件大小超出存储器大小时。选择sof Data选项，点击Properties，然后在界面中多勾画几个页即可增加下载指定的存储空间。然后重新产生jic文件，即可胜利。假如还超过最大容量，需对sof文件进行压缩。选中sof文件，点击Properties，选择压缩选项Compression。再重新产生jic文件。