《系统结构资源》PPT课件

《《系统结构资源》PPT课件》由会员分享，可在线阅读，更多相关《《系统结构资源》PPT课件（98页珍藏版）》请在装配图网上搜索。

1、第 7章 LPC2132 系统结构资源 系统控制模块 系统控制模块概述 系统控制模块包括一些系统构件和控 制寄存器，它们具有众多与芯片内其它外 设无关的功能。系统控制模块包括： 系统 时钟单元 、 复位 、 外部中断输入 、 存储器 映射控制 、 功率控制 和 唤醒定时器 。 系统时钟 系统时钟概述 CPU正常工作需要有合适的时钟信号， 包括 ARM7内核使用的 CCLK时钟，和芯片 外设使用的 PCLK时钟。 通过 LPC2000系列微控制器的时钟产生 单元产生 ARM7内核和芯片外设正常工作所 需要的时钟节拍。 系统时钟 系统时钟概述 ARM7核 桥 外设 时钟产生 FCCLK FPCLK

2、 FOSC CPU时钟结构 系统时钟 时钟产生单元 时钟产生单元包括 晶体振荡器 、 锁相环 振荡器 （ PLL）和 VPB分频器 。 PLL 晶体 振荡器 VPB分频器 FCCLK FPCLK FOSC 系统时钟 晶体振荡器 LPC2000微控制器可以使用内部的晶体 振荡器产生时钟信号，也可以从外部引入 时钟信号。 LPC2000 LPC2000 X1 X2 X1 X2 Clock CX1 CX2 CC XTAL 从属模式 振荡模式 系统时钟 晶体振荡器 使用从属模式时，时钟信号通过 X1引 脚从外部输入，输入频率范围： 1 50 （ MHz） ，其幅度不小于 200m Vrms。 LPC2

3、000 X1 X2 Clock CC 从属模式 系统时钟 晶体振荡器 使用振荡模式时，时钟信号由内部晶体 振荡器和外部连接的晶体振荡产生，振荡 频率范围： 1 30（ MHz） 。 LPC2000 X1 X2 CX1 CX2 XTAL 振荡模式 系统时钟 晶体振荡器 注意： 如果使用了 ISP下载功能或者 连接 PLL提 高频率，则输入的时钟频率范围必须在 10 25（ MHz） 之间。 LPC2000 LPC2000 X1 X2 X1 X2 Clock CX1 CX2 CC XTAL 从属模式 振荡模式 系统时钟 锁相环（ PLL） 由晶体振荡器输出的时钟信号，通过 PLL升 频，可以获得更

4、高的系统时钟（ CCLK）。 PLL接受的输入时钟频率范围为 10 25MHz， 通过一个电流控制振荡器（ CCO） 倍增到 10 60MHz。 PLL 晶体 振荡器 VPB分频器 FCCLK FPCLK FOSC 10MHz 25MHz 10MHz 60MHz PLL内部结构 相位频率 检测 CCO 1 0 2P 分频 M 分频 0 1 0 1 FOSC FCCO FCLK 晶体振荡器 输入时钟 对输入的两路时钟 信号进行相位频率 检测，将两者差值 以电流形式输出 电流控制振 荡器，根据 输入电流控 制振荡频率 对输入时钟 分频 输入时钟 2选 1开关 PLL内部结构 相位频率 检测 CCO

5、 1 0 2P 分频 M 分频 0 1 0 1 FOS C FCCO FCLK FCCO / 2P FCCO / (2P*M) CCO自由振荡， 输出频率 FCCO 根据两个输入时钟的 相位偏差，控制 CCO。当 两个时钟相位同步时，回 路锁定。 PLL相关寄存器 相位频率 检测 CCO 1 0 2P 分频 M 分频 0 1 0 1 FOSC FCCO FCLK PLL控制寄存器 (PLLCON)： 位 7 6 5 4 3 2 1 0 功能 PLLC PLLE PLLE： PLL使能，该位为 1时将激活 PLL并允许其锁定到指定的频率； PLLC： PLL连接，当 PLLE为 1，并且在 PL

6、L锁定后，该位为 1，将把 PLL作为时钟源 连接到 CPU，否则直接使用振荡器时钟。 PLLC PLLE 相位频率 检测 CCO 1 0 2P 分频 M 分频 0 1 0 1 FOS C FCCO FCLK 位 7 6 5 4 3 2 1 0 功能 PLLC PLLE 注：其中 “ ” 表示该位 保留 ，用户不要向该位写入 1，读取的值将不确定 PLLC PLLE PLL相关寄存器 PLL控制寄存器 (PLLCON)： 相位频率 检测 CCO 1 0 2P 分频 M 分频 0 1 0 1 FOS C FCCO FCLK PLLC PLLE PLL功能 0 0 PLL被关闭，并断开连接。 0

7、1 PLL被激活但是尚未连接。可以在 PLOCK置位后连接。 1 0 与 00组合相同。避免 PLL已连接，当还没有使能的情况。 1 1 PLL已经使能，并连接到处理器作为系统时钟源。 PLLC PLLE PLL相关寄存器 PLL控制寄存器 (PLLCON)： 相位频率 检测 CCO 1 0 2P 分频 M 分频 0 1 0 1 FOSC FCCO FCLK PLL配臵寄存器 (PLLCFG)： 位 7 6 5 4 3 2 1 0 功能 PSEL1:0 MSEL4:0 MSEL4:0： PLL倍频器值，在 PLL频率计算中其值为 (M-1)； PSEL1:0： PLL分频器值，在 PLL频率计

8、算中其值为 P 。 PLL相关寄存器 相位频率 检测 CCO 1 0 2P 分频 M 分频 0 1 0 1 FOSC FCCO FCLK PLL状态寄存器 (PLLSETA)： 位 15 : 11 10 9 8 7 6 : 5 4 : 0 功能 PLOCK PLLC PLLE PSEL1:0 MSEL4:0 MSEL4:0、 PSEL1:0、 PLLE、 PLLC：读出反映这几个参数的设置值，写入无效； PLOCK：反映 PLL的锁定状态。为 0时， PLL未锁定；为 1时， PLL锁定到指定频率。 PLL相关寄存器 相位频率 检测 CCO 1 0 2P 分频 M 分频 0 1 0 1 FOS

9、C FCCO FCLK PLL馈送寄存器 (PLLFEED)： PLLFEDD7:0： PLL馈送序列必须写入该寄存器才能使 PLL配置和控制寄存器的 更改生效； 位 7 6 5 4 3 2 1 0 功能 PLLFEED7:0 PLL相关寄存器 相位频率 检测 CCO 1 0 2P 分频 M 分频 0 1 0 1 FOSC FCCO FCLK 馈送序列为： 1.将值 0 xAA写入 PLLFEED； 2.将值 0 x55写入 PLLFEED。 位 7 6 5 4 3 2 1 0 功能 PLLFEED7:0 PLL相关寄存器 PLL馈送寄存器 (PLLFEED)： PLL频率计算 回路锁定后：

10、FOSC = FCCO / (2P M) FCLK = FOSC M 相位频率 检测 CCO 1 0 2P 分频 M 分频 0 1 0 1 FOSC FCCO FCLK FCCO / 2P FCCO / (2P*M) FOSC：晶振频率； FCCO ： CCO振荡器输出频率 FCCLK：处理器时钟频率； M： PLL倍频值 P： PLL分频值 必须满足的条件： FOSC范围： 10MHz 25MHz； FCCLK范围： 10MHz 60MHz； FCCO范围： 156MHz 320MHz； 系统时钟 锁相环（ PLL）计算流程 1.选择处理器的 工作频率 (CCLK) 2.选择振荡器 频率 (

11、FOSC) 3.计算 M值 配置 MSEL位 4.计算 P值 配置 PSEL位 根据处理器的整体要求、 UART波特率的支持等因素来 决定。外围器件的时钟频率 可以低于处理器频率 CCLK 必须为 FOSC的整数 倍。 M = CCLK / FOSC，取值 范围 1 32。写入 MSEL的值 为 (M-1)。 选择合适的 P值，使 FCCO 在限制范围内。 P只能取 1、 2、 4或 8。写入 PSEL的值为 P。 系统时钟 锁相环（ PLL）计算实例 系统要求： FOSC 10MHz、 CCLK 60MHz 1.计算 M值： M CCLK / FOSC 6 ； 2.设臵 MSEL位：写入值为

12、（ M 1） 5； 3. 设臵 PSEL位： P FCCO/(CCLK 2) （ 156 320） /120 1.3 2.67 所以 P取整数 2， PSEL写入值为 2。 系统时钟 锁相环（ PLL）注意要点 PLL在芯片复位或进入掉电模式时被关闭并旁路， 在掉电唤醒后不会自动恢复 PLL的设定； PLL只能通过软件使能； PLL在激活后必须等待其锁定，然后才能连接； PLL如果设臵不当将会导致芯片的错误操作。 系统时钟 VPB分频器 VPB分频器将 PLL输出的时钟信号分频后作为 芯片外设的时钟。 PLL 晶体 振荡器 VPB分频器 FCCLK FPCLK FOSC 分频器 系统时钟 VP

13、B分频器 VPB分频器决定处理器时钟（ CCLK）与外设 器件所使用的时钟（ PCLK）之间的关系。 VPB用途 1：通过 VPB总线为外设提供所需的 PCLK 时钟，以便外设在合适的速度下工作； VPB用途 2：在应用不需要任何外设全速运行时使 功耗降低。 系统时钟 VPB分频器相关寄存器 位 7 6 5 4 3 2 1 0 功能 XCLKDIV1:0 VPBDIV1:0 VPB分频寄存器 (VPBDIV)： VPBDIV1:0：设置分频值，可以设定 3个值； XCLKDIV1:0：这些位用于控制 LPC2200系列微控制器 A23/XCLK引脚上的 时钟驱动，取值编码方式与 VPBDIV相

14、同； 系统时钟 VPB分频器相关寄存器 位 7 6 5 4 3 2 1 0 功能 XCLKDIV1:0 VPBDIV1:0 VPB分频寄存器 (VPBDIV)： VPBDIV1:0 说明 00 VPB总线时钟为处理器时钟的 1/4。 01 VPB总线时钟与处理器时钟相同。 10 VPB总线时钟为处理器时钟的 1/2。 11 保留。写入该值将不改变分频值。 系统时钟初始化流程 使能 PLL 设臵 VPB 分频值 PLL馈送序列 等待 PLL锁定 设臵 PLL 分频值 连接 PLL PLL馈送序列 系统时钟初始化 启动代码实例 /应当与实际一至晶振频率 ,10MHz25MHz，应当与实际一至 #d

15、efine Fosc 11059200 /系统频率，必须为 Fosc的整数倍 (132)，且 =60MHZ #define Fcclk (Fosc * 4) /CCO频率，必须为 Fcclk的 2、 4、 8、 16倍，范围为 156MHz320MHz #define Fcco (Fcclk * 4) /VPB时钟频率，只能为 (Fcclk / 4)的 1、 2、 4倍 #define Fpclk (Fcclk / 4) * 1 将系统内各时钟的频率定义为宏，方便用户操作。 设臵晶 振频率 设臵内核 工作频率 设臵 CCO 输出频率 设臵外设 工作频率 系统时钟初始化 启动代码实例 使能 PL

16、L 设置 VPB 分频值 PLL馈送序 列 等待 PLL锁 定 设置 PLL 分频值 连接 PLL PLL馈送序 列 C代码分析： PLLCON = 1; #if (Fpclk / (Fcclk / 4) = 1 VPBDIV = 0; #endif #if (Fpclk / (Fcclk / 4) = 2 VPBDIV = 2; #endif #if (Fpclk / (Fcclk / 4) = 4 VPBDIV = 1; #endif . . . 注意 ：在启动代码中很多地方使用了条件编译的 方法，根据用户定义的宏来决定要设置的值，可 以方便用户使用。 系统时钟初始化 启动代码实例 使能

17、PLL 设置 VPB 分频值 PLL馈送序 列 等待 PLL锁 定 设置 PLL 分频值 连接 PLL PLL馈送序 列 C代码分析： . . . #if(Fcco/Fcclk)=2 PLLCFG=(Fcclk/Fosc)-1)|(05); #endif #if(Fcco/Fcclk)=4 PLLCFG=(Fcclk/Fosc)-1)|(15); #endif #if(Fcco/Fcclk)= 8 PLLCFG=(Fcclk/Fosc)-1)|(25); #endif #if(Fcco/Fcclk)=16 PLLCFG=(Fcclk/Fosc)-1)|(35); . . . 系统时钟初始化 启

18、动代码实例 使能 PLL 设臵 VPB 分频值 PLL馈送序列 等待 PLL锁定 设臵 PLL 分频值 连接 PLL PLL馈送序列 馈送序列 等待 锁定 连接 馈送序列 C代码分析： . . . PLLFEED = 0 xaa; PLLFEED = 0 x55; while(PLLSTAT PREFRAC = Fpclk(Fpclk/32768)*32768; YEAR = 200; MONTH = 2; DOM = 19; DOW = 4; HOUR = 8; MIN = 30; SEC = 0; CIIR = 0 x01; CCR = 0 x01; RTC使用示例 设置预分频寄存器 设置

19、年 设置月 设置日（月） 设置星期 设置小时 设置分 设置秒 设置增量中断 启动 RTC RTC初始化示例 . ILR = 0 x03; / 清除 RTC中断标志 CIIR = 0 x02; / 设臵分值增量中断 ALHOUR = 12; / 设臵小时比较值 ALMIN = 0; / 设臵分比较值 ALSEC = 0; / 设臵秒比价值 AMR = 0 xF8; / 设臵报警屏蔽寄存器 / 只允许时、分、秒比较 . RTC使用示例 RTC定时报警设臵 8.1 最小系统 简介 一个嵌入式处理器自己是不能独立工作的，必须 给它供电、加上时钟信号、提供复位信号，如果芯片 没有片内程序存储器，则还要加

20、上存储器系统，然后 嵌入式处理器芯片才可能工作。这些提供嵌入式处理 器运行所必须的条件的电路与嵌入式处理器共同构成 了这个嵌入式处理器的最小系统。而大多数基于 ARM7处理器核的微控制器都有调试接口，这部分在 芯片实际工作时不是必需的，但因为这部分在开发时 很重要，所以也把这部分也归入最小系统中。 8.1 最小系统 简介 嵌入式控制器 时钟系统 调试测试接口 复位及其 配臵系统 存储器系统 供电系统 (电源 ) 可选，因为许多面向嵌入 式领域的微控制器内部集 成了程序和数据存储器 最小系统框图 可选，但是在样 品阶段通常都会 设计这部分电路 嵌入式控制器 时钟系统 调试测试接口 复位及其 配臵

21、系统 存储器系统 供电系统 (电源 ) 嵌入式控制器 时钟系统 调试测试接口 复位及其 配臵系统 存储器系统 供电系统 (电源 ) 各部件简介 电源 供电系统 电源 电源系统为整个系统提供能量，是整个系统工作的 基础 ， 具有极其重要的地位，但却往往被忽略。如果电 源系统处理得好，整个系统的故障往往减少了一大半。 各部件简介 电源 嵌入式控制器 时钟系统 调试测试接口 复位及其 配臵系统 存储器系统 供电系统 (电源 ) 供电系统 电源 设计电源时要考虑的因素： 1.输出的电压、电流、功率； 2.输入的电压、电流； 3.安全因素； 4.输出纹波； 7.电池兼容和电磁干扰； 8.体积限制； 7.

22、功耗限制； 8.成本限制。 对于 LPC2200系列微控制器，它有 4组电源输入。 理想情况下需要提供 4组独立的电源，它们需要单点接 地或大面积接地。甚至还有为系统中其它的部件提供更 多种类的电源。但如果没有使用 LPC2000内部的 AD功能 ，或对 AD的要求不高，模拟电源和数字电源可以不分 开供电。这样 LPC2200和 LPC210 x都只需要两组电源。 各部件简介 电源 1.分析需求 LPC2000系列微控制所需要的电源类型： 电压 型号 3.3V 1.8V LPC210 x V3.3 V1.8 LPC22xx V3.3D、 V3.3A V1.8D、 V1.8A LPC213x V

23、3.3D、 V3.3A 无 V3.3D表示数字电源， V3.3A表示模拟电源。 LPC2104/05/06无模拟和数字之分。 各部件简介 电源 2.设计末级电源电路 LPC2000系列微控制 1.8V消耗电流的极限值为 70mA 。为了保证可靠性并为以后升级留下余量，则电源系统 1.8V能够提供的电流应当大于 300mA。 整个系统在 3.3V上消耗的电流与外部条件有很大的 关系，这里假设电流不超过 200mA，这样，电源系统 3.3V能够提供 600mA电流即可。 分析得到以下参数： 3.3V电源设计最大电流： 600mA； 1.8V电源设计最大电流： 300mA。 各部件简介 电源 2.设

24、计末级电源电路 在了解功率消耗之后，需要选择合适的器件。 因为系统对这两组电压的要求比较高，且其功耗不 是很大，所以不适合用开关电源，应当用低压差模拟电 源（ LDO）。合乎技术参数的 LDO芯片很多， Sipex 半 导体 SPX1117是一个较好的选择，它的性价比较好，且 有一些产品可以与它直接替换，减少采购风险。 各部件简介 电源 SPX1117主要特点： 0.8A稳定输出电流； 1A稳定峰值电流； 3V可调节； 低静态电流； 0.8A时低压差为 1.1V； 0.1%线形调整率； 0.2%负载调整率； 过流及温度保护 ； 多种封装供选择。 V i n 1 GND 2 V ou t 3 U

25、 12 S P X 11 17 M 3- 3. 3 C 33 104 C6 10 uF / 16 V + 5V V D D 3. 3 V i n 1 GND 2 V ou t 3 U 11 S P X 11 17 M 3- 1. 8 C 44 104 C7 10 uF / 16 V + 5V V D D 1. 8 各部件简介 电源 3.设计前级电源电路 尽管 SPX1117允许的输入电压可达 20V（参考芯片 数据手册），但太高的电压使芯片的发热量上升，散热 系统不好设计，同时影响芯片的性能。这样，就需要前 级电路调整一下。如果系统可能使用多种电源（如交流 电和电池），各种电源的电压输出不一样

26、，就更需要前 级调整以适应末级的输入。通过之前的分析，前级的输 出选择为 5V。选择 5V作为前级的输出有两个原因： 这个电压满足 SPX1117的要求； 目前很多器件还是需要 5V供电的，这个 5V可以兼 做前级和末级了。 各部件简介 电源 3.设计前级电源电路 根据系统在 5V上消耗的电流和体积、成本等方面的 考虑，前级电路可以使用开关电源，也可以使用模拟电 源。 它们的特别如下： 开关电源 ：效率较高，可以减少发热量，因而在功率较大时 可以减小电源模块的体积； 模拟电源 ：电路简单，输出电压纹波较小，并且干扰较开关 电源小得多。 V i n 1 GND 2 V ou t 3 U 11 S

27、 P X 11 17 M 3- 1. 8 C2 104 C3 22 0u F / 35 V + 5V C4 104 C1 22 0u F / 35 V 1 2 3 C Z 1 P O W E R ( 9 V ) C3 22 0u F / 35 V L1 33 0u H / 1A 1 4 2 3 5 V I N GND / O N O FF F E E D B A C K O U T P U T U4 L M 25 75 D2 1N 58 19 D1 1N 58 19 C1 47 0u F / 35 V C2 104 C4 104 1 2 3 C Z 1 P O W E R ( 9 V ) D1

28、 1N 58 19 + 5V 各部件简介 电源 模拟电源 开关电源 嵌入式控制器 时钟系统 调试测试接口 复位及其 配臵系统 存储器系统 供电系统 (电源 ) 各部件简介 时钟 目前所有的微控制器均为时序电路，需要一个时钟 信号才能工作，大多数微控制器具有晶体振荡器。简单 的方法是利用微控制器内部的晶体振荡器，但有些场合 （如减少功耗、需要严格同步等情况）需要使用外部振 荡源提供时钟信号。 时钟系统 各部件简介 时钟 目前所有的微控制器均为时序电路，需要一个时钟 信号才能工作，大多数微控制器具有晶体振荡器。简单 的方法是利用微控制器内部的晶体振荡器，但有些场合 （如减少功耗、需要严格同步等情况

29、）需要使用外部振 荡源提供时钟信号。 LPC2000 X1 X2 C C Xtal LPC2000 X1 X2 C Clock 使用内部振荡器 使用外部时钟源 可以使用稳定的 时钟信号源，如 有源晶振等。 嵌入式控制器 时钟系统 调试测试接口 复位及其 配臵系统 存储器系统 供电系统 (电源 ) 各部件简介 复位及其芯片配臵 微控制器在上电时状态并不确定，这造成微控制器 不能正确工作。为解决这个问题，所有微控制器均有一 个复位逻辑，它负责将微控制器初始化为某个确定的状 态。这个复位逻辑需要一个复位信号才能工作。一些微 控制器自己在上电时会产生复位信号，但大多数微控制 器需要外部输入这个信号。这

30、个信号的稳定性和可靠性 对微控制器的正常工作有重大影响。 复位及其 配臵系统 各部件简介 复位及其芯片配臵 复位电路可以使用简单的阻容复位，这个电路成本 低廉，但不能保证任何情况产生稳定可靠的复位信号， 所以一般场合需要使用专门的复位芯片。 阻容复位 R1 10K + 3.3 V LPC2000 C1 47u 各部件简介 复位及其芯片配臵 常用的复位专用芯片有 CATALYST公司的 CAT800系列， Sipex 公司的 SP700系列和 SP800系列。为了适应嵌入式系统的应用，这些 公司还推出带有 EEPROM存储器和看门狗的复位芯片，这可以降低 系统成本和缩小产品体积，减少元件数量也有

31、利于系统的稳定性。 如果系统不需要手动复位功能，可以选择 CAT809。如果需要手 动复位功能，可以选择 SP705/706、 SP708SCN。 种类繁多的复位芯片可以满足不同工作电压和不同复位方式的 系统，这里仅介绍其中部分。 注意 ：复位芯片的复位门槛的选择至关重要，一般应当选择微控制 器的 IO口供电电压范围为标准。 LPC2000这个范围为： 3.0V 3.6V， 所以选择复位门槛电压为 2.93V，即电源电压低于 2.93V时产生复位 信号。 各部件简介 复位及其芯片配臵 CAT809 3脚微控制器电源监控电路 ： 低有效复位； 在工业级温度范围的应用中可直接代替 MAX809；

32、Vcc低至 1.0V时，复位信号仍然有效； 6uA的电源电流； 抗电源的瞬态干扰； 紧凑的 3脚 SOT23和 SC70封装； 工业级温度范围： 40 +85 。 GND VCC RST LPC2000 RST + 3 .3 V CAT809 R1 10K 各部件简介 复位及其芯片配臵 MR NC PFI GND VCC RST RST PFO R S T LPC2000 RST + 3 .3 V SP708 SP708/R/S/T 低功耗微处理器复位监控芯片： 2.63V:SP708R； 2.93V:SP708S； 3.08V:SP708T； 复位脉冲宽度 -200ms； 最大电源电流 40

33、uA； 支持开关式 TTL/CMOS手动复位输入； Vcc下降至 1V时， nRESET信号仍然有效； SP708/R/S/T支持高 /低电平两种方式。 各部件简介 复位及其芯片配臵 SP6200/6201 带复位输出的 LDO调节器 ： 适用于要求高精度、快速操作和方便使用的应用； 极低的关断电流：最大为 1uA； 低压差： 160mV100mA。输出电压高精度： 2% ； 逻辑控制的电子使能； 复位输出 (VOUT良好 )； 1uF的陶瓷电容就可保持器件无条件稳定工作。 电压输出使能 复位输出 各部件简介 复位及其芯片配臵 CAT1024/1025 带 EEPROM的复位芯片 ： 具有 2

34、K字节 EEPROM存储器，数据保存时间长达 100年； 存储器采用 400KHz的 I2C总线接口， 16字节的页写缓冲区； CAT1025具有高、低电平复位信号， CAT1024具有低电平复 位信号。 Vcc低至 1V时复位仍有效； 工作电压范围： 2.7V 7.5V； 手动复位输入。 10K V D D 3.3 S C L 0 S D A 0 R S T nR S T MR 1 R E S E T 2 R E S E T 3 V S S 4 S D A 5 S C L 6 WP 7 V C C 8 U7 C A T 1025S I - 30 10K 各部件简介 复位及其芯片配臵 微控制器

35、在复位后可能有多种初始状态，具体复位到哪种初始 状态是在复位的过程中决定的。复位逻辑可能通过片内只读存储器 中的数据决定具体的初始状态，但更多的是通过复位期间的引脚状 态决定，也可能通过两者共同决定。用引脚状态配臵复位后的初始 状态没有统一的方法，需要根据相关芯片的手册决定。 LPC2000 RST P2.26 P2.27 P1.26 P1.20 P0.14 1 0 K * 2 nRST + 3 .3 V 1 0 K * 2 + 3 .3 V P2.26和 P2.27决定复 位后存储器的来源以 及存储器的宽度 P1.26决定复位后是 否使用 P1.31 P1.26 作为调试端口 P1. 20决

36、定复位后是 否使用 P1.25 P1.16 作为跟踪端口 P0.14决定复位后是 否进入 ISP状态 嵌入式控制器 时钟系统 调试测试接口 复位及其 配臵系统 存储器系统 供电系统 (电源 ) 各部件简介 存储器系统 对于大部分微控制器来说，存储器系统不是必需的 ，但如果微控制器没有片内程序存储器或数据存储器时 ，就必须设计存储器系统，这一般通过微控制器的外部 总线接口实现。 注：外部总线的接口方法请参看 8.3节。 存储器系统 各部件简介 存储器系统 LPC2210存储器系统 P 2.22/ D 22 1 P 2.23/ D 23 10 P 2.24/ D 24 11 P 2.25/ D 2

37、5 12 P 2.26/ D 26/ B O O T 0 13 P 2.27/ D 27/ B O O T 1 16 P 2.28/ D 28/ R D 6 17 P 2.29/ D 29/ T D 6 18 P 2.30/ D 30/ A I N 4 19 P 2.31/ D 31/ A I N 5 20 P 3.29/ B L S 2/ A I N 6 27 P 3.28/ B L S 3/ A I N 7 28 P 3.27/ W E 29 P 3.26/ C S 1 30 P 3.23/ A 23/ X C L K 40 P 3.22/ A 22 41 P 3.21/ A 21 44

38、P 3.20/ A 20 45 P 3.19/ A 19 46 P 3.18/ A 18 47 P 3.17/ A 17 48 P 3.16/ A 16 53 P 3.15/ A 15 55 P 3.14/ A 14 56 P 3.13/ A 13 62 P 3.12/ A 12 63 P 3.11/ A 11 64 P 3.10/ A 10 65 P 3.9/ A 9 66 P 3.8/ A 8 71 P 3.7/ A 7 72 P 3.6/ A 6 73 P 3.5/ A 5 74 P 3.4/ A 4 80 P 3.3/ A 3 81 P 3.2/ A 2 87 P 3.1/ A 1 8

39、8 P 3.0/ A 0 89 P 1.1/ O E 90 P 1.0/ C S 0 91 P 3.31/ B L S 0 96 P 3.30/ B L S 1 97 P 2.0/ D 0 98 P 2.1/ D 1 105 P 2.2/ D 2 106 P 2.3/ D 3 108 P 2.4/ D 4 109 P 2.5/ D 5 114 P 2.6/ D 6 115 P 2.7/ D 7 116 P 2.8/ D 8 117 P 2.9/ D 9 118 P 2.10/ D 10 120 P 2.11/ D 11 124 P 2.12/ D 12 125 P 2.13/ D 13 127

40、 P 2.14/ D 14 129 P 2.15/ D 15 130 P 2.16/ D 16 131 P 2.17/ D 17 132 P 2.18/ D 18 133 P 2.19/ D 19 134 P 2.20/ D 20 136 P 2.21/ D 21 137 P 3.25/ C S 2/ R D 6 35 P 3.24/ C S 3/ T D 6 36 L P C 2210 C? A0 1 A1 2 A2 3 A3 4 A4 5 CE 6 I / O 0 7 I / O 1 8 I / O 2 9 I / O 3 10 V c c 11 V s s 12 I / O 4 13 I

41、 / O 5 14 I / O 6 15 I / O 7 16 WE 17 A5 18 A6 19 A7 20 A8 21 A9 22 A 10 23 A 11 24 A 12 25 A 13 26 A 14 27 NC 28 I / O 8 29 I / O 9 30 I / O 10 31 I / O 11 32 V c c 33 V s s 34 I / O 12 35 I / O 13 36 I / O 14 37 I / O 15 38 B L E 39 B H E 40 OE 41 A 15 42 A 16 43 A 17 44 U5 I S 61L V 25616A L D0 D

42、1 D2 D3 D4 D5 D6 D7 D8 D9 D 10 D 11 D 12 D 13 D 14 D 15 A1 A2 A3 A4 A5 A6 A7 A8 A9 A 10 A 11 A 12 A 13 A 14 A 15 A 16 A 17 nB L S 0 nB L S 1 nW E nC S 1 nO E V D D 3.3 C 14 104 A 18 A 15 1 A 14 2 A 13 3 A 12 4 A 11 5 A 10 6 A9 7 A8 8 A 19 9 NC 10 WE 11 NC 12 NC 13 NC 14 NC 15 A 18 16 A 17 17 A7 18 A

43、6 19 A5 20 A4 21 A3 22 A2 23 A1 24 A0 25 CE 26 V s s 27 OE 28 DQ0 29 DQ8 30 DQ1 31 DQ9 32 DQ2 33 D Q 10 34 DQ3 35 D Q 11 36 V dd 37 DQ4 38 D Q 12 39 DQ5 40 D Q 13 41 DQ6 42 D Q 14 43 DQ7 44 D Q 15 45 V s s 46 NC 47 A 16 48 U6 S S T 39V F 160 D0 D1 D2 D3 D4 D5 D6 D7 D8 D9 D 10 D 11 D 12 D 13 D 14 D 1

44、5 A1 A2 A3 A4 A5 A6 A7 A8 A9 A 10 A 11 A 12 A 13 A 14 A 15 A 16 A 17 A 18 A 19 nW E nO E nC S 0 C 15 104 V D D 3.3 A 20 A1 A2 A3 A4 A5 A6 A7 A8 A9 A 10 A 11 A 12 A 13 A 14 A 15 A 16 A 17 A 18 A 19 D0 D1 D2 D3 D4 D5 D6 D7 D8 D9 D 10 D 11 D 12 D 13 D 14 D 15 nC S 0 nC S 1 nB L S 0 nB L S 1 nO E nW E R2 4.7K R1 10K V D D 3.3 LPC2210 SRAM FLASH