新VHDL各种D触发器程序
《新VHDL各种D触发器程序》由会员分享,可在线阅读,更多相关《新VHDL各种D触发器程序(7页珍藏版)》请在装配图网上搜索。
1、 第一题:普通触发器 LIBRARY IEEE;USE IEEE.STD_LOGIC_1164.ALL;ENTITY Dchu IS PORT(CLK,D:IN STD_LOGIC;Q:OUT STD_LOGIC);END;ARCHITECTURE FFQ OF Dchu IS SIGNAL Q1:STD_LOGIC;BEGIN PROCESS(CLK,Q1)BEGIN IF CLKEVENT AND CLK=1 THEN Q1=D;END IF;END PROCESS;Q=Q1;END FFQ;第二题:异步清零触发器 LIBRARY IEEE;USE IEEE.STD_LOGIC_1164.
2、ALL;ENTITY Dchu IS PORT(CLK,D:IN STD_LOGIC;Q:OUT STD_LOGIC;ACLK:IN STD_LOGIC);END;ARCHITECTURE FFQ OF Dchu IS SIGNAL Q1:STD_LOGIC;BEGIN PROCESS(ACLK,CLK,Q1)BEGIN IF ACLK=1 THEN Q1=0;ELSIF CLKEVENT AND CLK=1 THEN Q1=D;END IF;END PROCESS;Q=Q1;END FFQ;第三题:同步清零触发器 LIBRARY IEEE;USE IEEE.STD_LOGIC_1164.AL
3、L;ENTITY Dchu IS PORT(CLK,D:IN STD_LOGIC;Q:OUT STD_LOGIC;SCLK:IN STD_LOGIC);END;ARCHITECTURE FFQ OF Dchu IS SIGNAL Q1:STD_LOGIC;BEGIN PROCESS(SCLK,CLK,Q1)BEGIN IF CLKEVENT AND CLK=1 THEN IF SCLK=1 THEN Q1=0;ELSE Q1=D;END IF;END IF;END PROCESS;Q=Q1;END FFQ;第四题:异步置位 apre LIBRARY IEEE;USE IEEE.STD_LOGI
4、C_1164.ALL;ENTITY Dchu IS PORT(CLK :IN STD_LOGIC;D :IN STD_LOGIC;Q :OUT STD_LOGIC;APRE:IN STD_LOGIC );END;ARCHITECTURE FFQ OF Dchu IS SIGNAL Q1:STD_LOGIC;BEGIN PROCESS(APRE,CLK,Q1)BEGIN IF APRE=1 THEN Q1=1;ELSIF CLKEVENT AND CLK=1 THEN Q1=D;END IF;END PROCESS;Q=Q1;END FFQ;第五题:同步置位 spre LIBRARY IEEE;
5、USE IEEE.STD_LOGIC_1164.ALL;ENTITY Dchu IS PORT(CLK :IN STD_LOGIC;D :IN STD_LOGIC;Q :OUT STD_LOGIC;SPRE:IN STD_LOGIC );END;ARCHITECTURE FFQ OF Dchu IS SIGNAL Q1:STD_LOGIC;BEGIN PROCESS(SPRE,CLK,Q1)BEGIN IF CLKEVENT AND CLK=1 THEN IF SPRE=1 THEN Q1=1;ELSE Q1=D;END IF;END IF;END PROCESS;Q=Q1;END FFQ;第
6、六题:异步清零,异步置位 LIBRARY IEEE;USE IEEE.STD_LOGIC_1164.ALL;ENTITY Dchu IS PORT(CLK :IN STD_LOGIC;ACLR:IN STD_LOGIC;APRE:IN STD_LOGIC;D :IN STD_LOGIC;Q :OUT STD_LOGIC );END;ARCHITECTURE FFQ OF Dchu IS SIGNAL Q1:STD_LOGIC;BEGIN PROCESS(APRE,ACLR,CLK,Q1)BEGIN IF ACLR=1 THEN Q1=0;ELSIF APRE=1 THEN Q1=1;ELSIF
7、 CLKEVENT AND CLK=1 THEN Q1=D;END IF;END PROCESS;Q=Q1;END FFQ;第七题:同步使能 LIBRARY IEEE;USE IEEE.STD_LOGIC_1164.ALL;ENTITY Dchu IS PORT(CLK :IN STD_LOGIC;D :IN STD_LOGIC;Q :OUT STD_LOGIC;EN :IN STD_LOGIC );END;ARCHITECTURE FFQ OF Dchu IS SIGNAL Q1:STD_LOGIC;BEGIN PROCESS(EN,CLK,Q1)BEGIN IF CLKEVENT AND
8、CLK=1 THEN IF EN=1 THEN Q1=D;END IF;END IF;END PROCESS;Q=Q1;END FFQ;第八题:异步清零,置位,同步使能 LIBRARY IEEE;USE IEEE.STD_LOGIC_1164.ALL;ENTITY Dchu IS PORT(CLK :IN STD_LOGIC;EN :IN STD_LOGIC;ACLR:IN STD_LOGIC;APRE:IN STD_LOGIC;D :IN STD_LOGIC;Q :OUT STD_LOGIC );END;ARCHITECTURE FFQ OF Dchu IS SIGNAL Q1:STD_LOGIC;BEGIN PROCESS(APRE,ACLR,EN,CLK,Q1)BEGIN IF ACLR=1 THEN Q1=0;ELSIF APRE=1 THEN Q1=1;ELSIF CLKEVENT AND CLK=1 THEN IF EN=1 THEN Q1=D;END IF;END IF;END PROCESS;Q=Q1;END FFQ;
- 温馨提示:
1: 本站所有资源如无特殊说明,都需要本地电脑安装OFFICE2007和PDF阅读器。图纸软件为CAD,CAXA,PROE,UG,SolidWorks等.压缩文件请下载最新的WinRAR软件解压。
2: 本站的文档不包含任何第三方提供的附件图纸等,如果需要附件,请联系上传者。文件的所有权益归上传用户所有。
3.本站RAR压缩包中若带图纸,网页内容里面会有图纸预览,若没有图纸预览就没有图纸。
4. 未经权益所有人同意不得将文件中的内容挪作商业或盈利用途。
5. 装配图网仅提供信息存储空间,仅对用户上传内容的表现方式做保护处理,对用户上传分享的文档内容本身不做任何修改或编辑,并不能对任何下载内容负责。
6. 下载文件中如有侵权或不适当内容,请与我们联系,我们立即纠正。
7. 本站不保证下载资源的准确性、安全性和完整性, 同时也不承担用户因使用这些下载资源对自己和他人造成任何形式的伤害或损失。