计算机硬件技术基础整理版同济大学

《计算机硬件技术基础整理版同济大学》由会员分享，可在线阅读，更多相关《计算机硬件技术基础整理版同济大学（31页珍藏版）》请在装配图网上搜索。

1、计算机硬件技术基础 第一章微型计算机系统概论 1.1节 微型计算机发展一、计算机发展的阶段1. 第一代电子管 (vacuum tube) 世界上第一台电子计算机是在1946年由美国人 John W. Mauchly和 J.Presper Eckert等人在宾夕法尼亚大 学设计制造的。Electronic Numerical Integrator And Calculator)简称 ENIAC 完全由电子管制作的的逻辑器件组装而成，大约占了一幢四层的楼房，用 于高射炮瞄系统的弹道计算，运算速 度约5000次/秒。 20世纪40年代末到50年代中期的计算机都是采用电子管组成的。例如：IBM公司的

2、IBM 701 (1953.4)IBM公司的 IBM 605 (1954.11)2. 第二代晶体管transister 根据记录，世界上第一只晶体管的发明时间应该为1947年12月25日，地点在 著名的Bell Laboratory (贝尔实验 室)。 根据小组成员对这项工作贡献的大小，推举John Bardeen 和 Walter Brattain为发明人。其中巴丁做理论 推算，布莱顿的实验技术出众。1947 年William Shockly在此基础上提出 了结型双极性晶体管理论。1956年， 肖克利，巴丁和布莱顿三人共获当年 诺贝尔物理奖。注：1972年巴丁去了伊利诺州大学当教 授，再次因

3、创立低温超导理论获诺贝 尔奖。 1956年，诺贝尔物理奖得主威廉肖克 利衣锦还乡，在加州旧金山附近的圣 克拉拉山谷创办了肖克利半导体实验 室。这山谷后来叫Silicon Valley。同时还将八个知名的工程师及科学家 招至麾下，其中其中有罗伯特诺伊斯(Robort Noyce)，尤金克莱纳 Eugene Kleiner)，戈顿摩尔(Gordon Moore)和安迪 格罗夫Andy Grove)等后来，由于肖克利与这八位相处不融洽， 加上折腾了两年没搞出什么名堂。这 八个人决定一起离开，去寻找新的雇 主。在一个偶然的机会里，罗克听说了这支 不安分的工作团队。罗克认为，八个 人团结在一起的最佳办法

4、，是让他们 组建一家自己的公司，专门开发尚未 成熟的半导体零部件，而不是去某家 大公司寄人篱下。补充内容： 但这也为他们提出了一个不小的难题: 资金。“当时根本没办法成立公司。没有机制， 也没有风险投资，”罗克回忆道。31岁的阿瑟罗克(Arthur Rock)是 纽约市的一位证券分析师，他专门跟 踪刚刚起步的电子行业，克莱纳的父 亲是罗克所在的投资银行海登斯通(Hayden Stone)的客户。于是，他灵机一动，提出了一个既 简单又影响深远的融资计划。新公司 唯一的资产是八个人共有的专业知识， 他们每人将拥有公司资产的10%。海 登斯通得到其余20%的资产。随后，罗克将寻找一家业已完善的技 术

5、公司，请它为这家新创公司提供 150万美元贷款作为启动资本，用以 开发第一个产品，同时答应投资公司 今后有权出资买断这家新创公司。但有一个附加条件：如果新企业获得成功的话,FairchildW以以两倍 的价钱再将其买下。这次推销进行得非常艰难。但在 1957年，罗克走访的第36家公司， 位于纽约州Syosset的仙童相机与 仪器公司(Fairchild Camera & Instrument)同意这笔交易，于是仙 童半导体公司(Fairchild Semiconductor)诞生了。“这是一个重大的启示，也是一个重 大的激励，”诺伊斯说。两年后，仙 童相机与仪器公司行使了自己的期权 买下了这家

6、公司，它向“八叛客”每 人支付了近25万美元。罗克当时并没意识到，自己在偶然间发 明了一种全新的公司构建方式，风险 投资。这一方式也几乎成为了推动新技术快 速发展、创造巨额个人财富的捷径。 仅凭这一个灵感，罗克就创造了硅谷 所必须的基本条件：风险资本、股票 期权。 谢尔曼费尔柴尔德(ShermanFairchild)曾赞助老汤姆沃森建立 IBM公司的前身，所以还是是IBM公司 最大的股东。他去世了，仙童集团由新首席执行官约翰卡特掌 管。卡特的经营主张和仙童公司的两 位主要研究人员罗伯特诺伊斯和戈 登摩尔的主张相冲突。 摩尔和诺伊斯找到罗克，声称他们想建立自己的东西来研究和生产半导体存 储器。罗

7、克仅花了两天时间就从25位 投资者手中筹集了250万美元投资于 这家新的公司。这家新的公司就是英特尔公司。这 家全球最大的微处理器生产厂家由不 至0550万美元的私募资金启动，其发展 基础是一份只有一页半纸的商业计划 书。罗克在英特尔公司的董事会待了 30年之久。对计算机发展史上最重要 的两家公司的投资足以奠定罗克在风 险投资者殿堂中的位置，但是洛克在 其英特尔公司之后又投资了另外一家 萌芽中的计算机公司一一苹果公司。罗克投资苹果公司，并担任董事会成 员。但当苹果公司与摩托罗那联手与 英特尔竞争的时侯，罗克退出苹果， 因为英特尔是他的最大的孩子(如果 不算仙童的话)，他对英特尔更忠诚。另一个有

8、名的Texas Instrument 德州仪器从贝尔实验室获得了晶体管 技术，大量生产了晶体管收音机和助 听器。最后在1955年发明了 Intergrated Circuit 后来也获得了 诺贝尔奖。3. 第三代 集成电路(IC ) 20世纪60年代中期，计算机开始采用集成电路作为主要元件(TTL电路) 典型的有IBM360 (中型机)和370 (大型机)。(用于了著名的阿波罗登月 工程)4. 第四代超大规模集成电路VLSIC 微型计算机属于第四代计算机产品。 微型计算机的发展主要有微机结构和微处理器两个方面发展决定的。二、微型计算机技术的发展1. 微型计算机结构(structure)的发展

9、单板机：single board computer 单片机：mirocontroller 系统机：computer system 工作站：work station 网络：computer network2. 微型计算机核心部件CPU的发展 (Intel)三、微型计算机系统1. 微处理器2. 微型计算机3. 微型计算机系统一般而言将主机（CPU，存储器，I/O口）加上输入输出设备（键盘，CRT, 打印机），还包括系统软件（BIOS,OS）这样构成的微型计算机称为系统机。或计算机系统。补充注：系统机的典型特征 操作系统的存在是区别单板机，单片机的一个最重要的标志（DOS,Windows） 有一种符

10、合工业标准的系统总线存在。 具备海量存储（Mass Memory）磁盘，光盘 标准的输入输出设备（键盘/显示器） 与外部设备信息交换的接口（串并口）4. 微型计算机系统的概念结构书上p6的图1.2描述了微型计算机系统的概念结构。5. 计算机系统的层次结构。书上p6的图1.3描述了微型计算机系统的层次结构。1.2节微型计算机硬件结构这里主要介绍的是冯诺依曼结构型 计算机，主要由五个部分组成。工作原理的要点：a. 按序存放b.按序执行一、运算器1. 又称为算术逻辑部件。ArithmaticLogic Unit，简称 ALU。2. 算术运算主要指对数字加减乘除四则运算。逻辑运算主要指对字符处理。比较

11、相同不 同等等。二、控制器是分析和执行指令的部件。主要在时钟 控制下，协调部件的工作。它有三个 主要功能。1. 执行指令（分三步完成） 取指令从内部存储器里取出要执行的指令， 放到CPU内部的指令寄存器。 指令译码CPU对指令寄存器里的指令进行识别。看看取出的是什么指令。这里不同的 指令用不同的编码表示。指令内部有 一张完整的编码表。 执行指令当指令译码完成后。CPU根据判别出 来的指令编码，取出相应指令微控制 序列。产生相应的控制信号动作。计算机就是一直循环做以上三步。 注：程序的执行过程示意图2. 控制程序、数据的输入和结果的输出3. 对异常情况和特殊情况进行处理 异常情况Exceptio

12、n指的是CPU发生情况异常，主动打断指令连续执行循 环。 中断Interupt指的是外部设备部件， 有紧急情况要打断指令的连续执行循 环。/也眼一、存储器：主要用来保存程序，数据。可分为两 类。1. 内部存储器（主存）CPU能直接访问处理的存储器称为内 部存储器一般由半导体存储器组成。 直接访问指用存储指令MOV完成。MOV 要给出存储器地址。注1：内存的容量是有限的。MPU的地 址线引脚数决定。例：8086/8088 20条：存储容 S220=1MB8028624条：存储容 S224=16MB8038632条：存储容量232=4GB注2:内存又可以分RAM和ROM两种 RAM:输入程序，数据

13、，人工十预。存放程序和数据，可读写，掉电信息 易失。 ROM:主要有键盘和鼠标两种。输出设备：输出数据(程序)，查看结果存放基本输入输出系统(BIOS),只能 读出，不能写入，掉电信息非易失。主要有显示器和打印机两种。1.3节 计算机内部数据的表示附：存储器的性能指标一、计算机中的数制 .存储容量存储设备上可以存储数据的单元数， 基本单元:bit.通常用字节(Byte) 1 Byte=8 bit千字节(KB)1 KB = 1024Byte兆字节(MB)1 MB=1024 KB千兆字节(GB)。1 GB=1024 MBIBM PC机采用字节(Byte)作为计算机 存储信息的基本计量单位。1个字节

14、由八个二进制位(bit )来组成， 可以表示1个英文字母、数字或符号。存贮一个汉字需要两个字节。 存取速度：1. 二进制：只有“0”和“1”，逢“2”进“1”2. 八进制：这个数字制式已经很少采用了。3. 十六进制：用于简化二进制数的书写与阅读。二、计算机中数的表示1. 计算机中所有数据，都用二进制数表示。(因为双稳态电路或元件只能存储两个 状态)2. 机器数：指一个数在计算机内被表示成二进制 的形式。这个二进制数又称为这个机 器数的真值。数据读写传送方向是从CPU的视线为参 有固定的位数。即值有范围，超出范围照点八、八、a. 把数据存入存储器称为写入，b. 把数据从存储器取出称为读出。c.

15、存取速度是指从读写操作命令发出， 到数据读写操作完成所需的时间。也 可用单位时间内传送数据文件的多少 来衡量存取的快慢。2. 外部存储器(辅存) CPU不能直接访问。要把它当一个外部设备看待，用专门的输入输出指令访 问。 主要由磁盘、光盘和半导体存储器组成。 无容量限制。容量大小只取决于设备本身。4. I/O设备 输入设备：为溢出) 机器数能表示数的符号。通常用一个符号位来表示的数的正负。 机器数中，可以用定点或浮点来表示小数点的位置。a. 定点表示法小数点约定在机器的某个固定位置上。因此可以有，定点有纯小数，定点整 数。再可以加上符号位。b. 浮点表示法小数点位置不固定。由使用者定义。二进制

16、浮点数D = R * 2 n注：这里R称为D的尾数，N称为D的阶码c. 书上P19图1.17展示了一种浮点数的计算机内部表示。三、字符与汉字的编码1. 字符的编码 计算机中的数据分为两类a. 数字：其值有大小含义。b. 字符：只是表示文字信息，无大小 含义。 西文字符少于128个，用一个8位二进制数就可以表示。（西文字符的二进制 编码） 标准ASCII码书上P19表1.4（不完整）注1：凡是输入输出设备均使用XSCII码来 交换信息。2. 汉字的编码 汉字数目超过256个，用一个字节不够。所以要用两个字节。（216 = 65536） 为了有效地管理、使用汉字国家制定标准GB 2310-80信息

17、交换用汉 字编码字符集a. 全部汉字及符号组成94 X 94陈列 行称为：区（高位字节）列称为：位（低位字节）“汉字区位 码” 94个区分为4组a. 1-15区为字符图形符号b. 16-55区：一级汉字库，3755个，拼音c. 56-87区:二级汉字库，3008个，部首d. 88-94区:用户自定义。 汉字机内码a. 为了和西文ASCII码兼容不冲突。不能在计算机内部用区位码存放汉字。b. 区位码和机内码的转换高位机内码二区码+ A0H低位机内码二位码+ A0H1.4节微型计算机性能一、主要性能指标1. CPU的字长：数据总线的宽度。电脑中对CPU在单位时间内（同一时间）能 一次处理的二进制数

18、的位数叫字长。能并行处理8位数据的CPU就叫字长8位。 8086CPU能并行处理16位。2. 主频：主要时钟工作频率3. 内存容量：主要的和CPU交换信息对象。容量有上限，与地址线数目有关。4. 存取周期：存储器的读写时间5. 总线类型与总线速度：二、CPU的性能1. 主频：指CPU的实际工作频率，它和外部时钟频率及CPU的倍频数有关。主频也叫时钟频率，单位趣Hz，用来 表示CPU的运行速度。CPU的主频=外频X倍频系数。2. 内存总线速度内存实际的工作频率，与CPU匹配。3. 工作电压 从奔腾CPU开始，CPU的工作电压分为内核电压和I/O电压两种，通常CPU的核 心电压小于等于I/O电压。

19、 其中内核电压的大小是根据CPU的生产工艺而定，一般制作工艺越小，内核 工作电压越低；I/O电压一般都在 1.6-5V。低电压能解决耗电过大和发 热过高的问题。4. 协处理器（主要指浮点运算） CPU分为通用的和专用的两类，这类专用的CPU英文叫做co-processor，又称 协处理器。 通用的CPU是8086/8088,专用的CPU叫8087/8089 8087专门用于浮点运算。8089用于高速I/O5. 超流水线技术，超标量 流水线（pipeline）指令操作分为取指、译码、执行、写回 结果，几个步骤。流水线是一种预取指技术。 超标量指一个时钟周期内CPU可以执行 一条以上的指令。(只有

20、在流水线技 术后，才有可能)超标量是通过内置多条流水线来同时 执行多个处理，其实质是以空间换取 时间。6. 乱序执行和分支预测 由于跳转等指令的存在。有可能使预取的下一条指令落空。 乱序执行和分支预测就是为了弥补这种落空的问题。 跳转分为无条件转移和有条件转移，分支预测主要用于条件转移。7. L1 高速缓存(cache memory)在CPU的内核(die)里面。内部更高 速的SRAM8. L2 高速缓存(cache memory)在cpu的内核die外面。但封装在一个IC 块中。一般与CPU的工作频率相同。9. 制造工艺(130,90,65,45nm)制造工艺的微米是指IC内电路与电路 之间

21、的距离。密度愈高的况电路设计， 意味着在同样大小面积的IC中，可以 拥有密度更高、功能更复杂的电路设 计。现在主要的130，90，65nm。现在 主要是45nm的制造工艺了。三、MIP和MFLOPS一般常用下列两个标准衡量：1. MIPS (Million Instructions PerSecond):机器每秒钟执行的兆条指令 数。2. MFLOPS(Million Floating PointOperations Per Second)：机器每秒 钟兆次浮点操作的次数。第2章微处理器及其管理2.1节微处理器概述一、微处理器的功能结构1. 控制器 指令寄存器 指令译玛器 时序和逻辑控制单元主

22、要功能就是取出指令，分析执行，并对个主要部件进行运行控制。2. 运算器(Arithmetic Logic Unit )用于算术逻辑运算。算术运算用于处理数字，逻辑运算用于处理字符。3. 寄存器：主要用于临时存放程序运行的各种中 间数据。分为两大类。 第一类用户不可以访问的寄存器称为内部专用寄存器。对用户透明的。例如：指令寄存器，专门用于存放取 出的指令。它在内部工作，用户不可 干预。 第二类是用户可以访问寄存器主要是程序员通过来使用这些寄存器， 又称为可编程寄存器。以Inte l的8086 CPU 为例这些可编程寄存器还可以分为三大组。a. 通用寄存器组。可以存放任何类型的临时数据。其中部 分

23、寄存器在乘除运算充当关键角色。b. 地址寄存器除了可以存放临时数据，其中部分寄存器可以存放地址用于指令的寻址操作。c. 标志寄存器(Flag Register)用于保存程序的各种运行状态。(溢出)又称为Program Status Word,状态寄 存器。注：8086CPU 一共有14个用户可访问的寄 存器。4.8086 CPU的内部结构 执行单元(Executing Unit)主要指令的分析，运算执行。 总线接口单元(Bus Interface Unit) 主要负责与外部进行数据交换。注：P36 图2.25. 8086与8088区别 外部数据总线宽度。a. 8086 16位数据总线宽：D15

24、 - D0b. 8088 8位数据总线宽：D7 - D0 总线接口单元BIU中指令队列长度不同。a. 8086 6字节b. 8088 4字节二、微处理器的指令系统1. 定义指令就是指控制计算机执行某种操作 的命令，也称为机器指令。我们将一 台计算机中所有机器指令的集合，称 为这台计算机的指令系统。2. 指令助记符。 .最早的指令用二进制代码来表示。 .后来用简单的英文缩写来表示。注：两者之间的关系，类似于Internet的 IP地址和域名关系。3. 指令操作码和操作数指令有一个操作码和若干个操作数组成。例如：ADD AX,1234H .操作码表示完成的动作功能。用助记符表示。这里ADD表示做加

25、法。 .操作数表示动作的对象。这里有两个(a)源操作数：1234H只提供参与运算的数据来源(b)目的操作数：AX目的操作数除了参与运算以外，还负 责保存运算结果。AX + 1234 AX (目的操作数)4. 指令的分类 数据传送指令 算术运算指令 逻辑运算和移位指令 字符串操作指令 控制转移指令 处理器控制指令三、微处理器的转接口 (Socket)1. Socket370奔腾3 (P3 )2. Socket478奔腾4 (P4)3. LGA775附：奔腾4 CPU外观2.2节Intel CPU技术结构一、提高计算机处理能力的基本思路1. 提高制作工艺。2. 改进CPU的系统结构。使CPU工作流

26、程更合理，提高单位时间 内的执行效率。 早期的CPU指令的顺序执行 重叠进行的取指令和执行操作二、指令流水线结构1 .指令流水线(InstructionsPipeline) 将指令的执行过程分为可独立执行的多个子过程，各个子过程都可以在一个 专门的操作部件上完成，各个部件可 以同时工作。(并行概念)2 .指令流水线结构图(P46图2.16)三、奔腾超标量流水线技术1 .奔腾CPU中采用了双流水线的超标量结构。Super Scalar。一个指令周期可以执 行两条指令。超标量的要点就是通过 内置多条流水线来同时执行多个处理 任务，其实质是以空间换取时间。2 .其主要目的也是提高并行处理能力。四、P

27、3的动态执行技术指提高并行处理能力的一系列技术总 称。1 .乱序执行(out-of-order execution) 是指CPU允许将多条指令不按程序规定的 顺序，而是按系统实际情况。分开发 送给各相应电路单元处理的技术。它 将能提前执行的指令立即发送给相应 电路单元执行，在这期间不按规定顺 序执行指令，然后重新将各执行单元 结果按指令顺序重新排列。(注：这 和考试中先做会做的题目极其相似)2. 分枝预测和推测执行技术 分支预测(Branch Prediction)指在指令结果出来前预测指令是否产生 分支转移。 推测执行(Speculation Execution) 指在分支预测后，进行的推测

28、执行。 注：预测执行的本质是避免流水线空闲。假如预测错误，需要额外几个时钟周 期刷新流水线。2.3节精简指令集一、CISC和RISC1. 复杂指令集计算CISC(Complex Instruction Set Computing) 在CISC微处理器中，指令数量很多，编程很方便。几乎每种想要的操作都有 现成的指令可供使用。一般的指令系 统都有几百条指令。 CISC特点a. 指令代码长短不一致。执行时间周期也 不一样。程序设计方便，相对比较短小，功能强 大。c. 在80%的工作情况下，只使用其中30%的 指令。只在20%的情况下，才使用其余80%的指令。 注：多流水线的出现，这个大小不一成了问题

29、。2 .精简指令集计算RISC(Reduced Instruction Set Computing)只使用占20%的使用率达80%的常用指 令。 精简其余80%的不常用指令。 硬件简化，优化。(Intel不是完全RISC)二、RISC技术要点1. 精简了指令数目。用多条指令完成复杂指令的功能。2. 统一指令的长度简化的译码，便于流水线操作。3. 增加了寄存器数量简化了指令寻找操作数的寻址方式。4. 优化了指令流水线技术。指令结构简单，指令长度固定，寻址 方式简单，执行时间一致，为优化指 令的流水线结构提供了可能。注：常用的Intel CPU不是纯RISC。 PowerPCIBM公司在MCA结构

30、的PS/2系统失 败后。被迫退出PC市场后，1991年 再和 Apple、Motorola结盟。2. Motorola生产的采用RISC结构的 CPU，用于和奔腾竞争。3. 技术上先进。市场很失败的东西。4. 目前在中档以上服务器中普遍采用RISC指令系统的CPU，特别是高档服务 器全都采用RISC指令系统的CPU。5. RISC指令系统更加适合高档服务器的操作系统UNIX，现在Linux也属于类似 UNIX的操作系统。6. RISC型CPU与Intel和AMD的CPU在软件和硬件上都不兼容。7. 目前在中高档服务器中采用RISC指令的CPU主要有以下几类：PowerPC处理器、SPARC处理

31、器、PA-RISC 处理器、MIPS处理器、Alpha处理器。2.4节奔腾的多媒体和超线程技术一、MMX技术(Multi Media Extension)1. 针windows图形界面的兴起，增加了5 7条多媒体指令。2其关键技术是单指令多数据。适合处理图形的填充处理。二、SSE技术1. 单指令多数据的扩展。（Streaming Single instruction multiple data-Extensions）2. 在MMX基础上增加了70条指令。3. 增加了指令用于图形图像处理的浮点运算操作。主要是为了3。动画。4. 使得多媒体信号的软件解压缩码成为可能。注：在这个之前，处理声音、视频

32、信号都 需要硬件来完成的。三、超线程技术1. 是一种将物理处理器分成逻辑处理器单元的技术。一个物理处理器，虚拟 成两个处理内核。又称为逻辑双核处理器。2. 进程与线程。 进程：当多个任务共同执行时，一个程序按 多任务进行组织。系统要为不同任务生成一个 程序的多个拷贝。使得这些任务得以 并行执行，这些任务的拷贝就是进程。a. 进程是同一程序的不同体现，并且能并发执行。各进程间的指令是独立的。b. 进程是计算机系统中分配和管理资源的单位。c. 进程的特征书上P53d. 每个进程都可以对系统资源（CPU，MEM，IO）等支配。仿佛是独占的，称为 进程虚拟机。 线程a. 进程内的基本调度和分配单位。它

33、是指可以和其他进程共享的资源o（Active 概念）b. 线程的特征书上P54注：线程是进程共享的资源。原来是采用分时轮流使用的方式。2. 超线程（Hyper-Threading） 超线程技术就是利用特殊的硬件指令，把两个逻辑内核模拟成两个物理芯片， 让单个处理器都能使用线程级并行计 算，进而兼容多线程操作系统和软件， 减少了 CPU的闲置时间，提高的CPU的 运行效率。 超线程就是改变了线程分享概念，仿佛是独占了一个线程（CPU资源）。（逻 辑独占） 超线程技术理论上，在一个CPU内部可以像两颗CPU样在同一时间执行两 个线程，P4处理器需要多加入一个 Logical CPU Pointe

34、（逻辑处理单元）。因此新的P4超线程die的面积比老的P4增大了5%。而其余部分如ALU （整数 运算单元）、FPU （浮点运算单元）、 L2 Cache （二级缓存）则保持不变， 这些部分是被分享的。 虽然采用超线程技术能同时执行两个线程，但它并不象两个真正6的CPU那样， 每个CPU都具有独立的资源。当两个线程要同时需要某些共享的资 源时，其中一个还是要暂停，并让出 资源，直到这些资源闲置后才能继续。 因此超线程的性能并不等于两颗:PU 的性能。 IntelP4超线程有两个运行模式Single Task Mode （单任务模式）b. Multi Task Mode （多任务模式） 注：当程

35、序不支持Multi-Processing （多 处理器作业）时，系统会停止其中一 个逻辑CPU的运行，把资源集中于单个 逻辑CPU中，让程序不会因其中一个逻 辑CPU闲置而减低性能。c. 但由于被停止运行的逻辑CPU还是 会等待工作,占用一定的资源，因此 Hyper-Threading CPU运行Single Task Mode程序模式时，有可能低于不 带超线程功能的CPU性能，但性能差距 不会太大。注：你可以在BIOS中关闭超线程模式。这 样就和不带超线程6的CPU一样了。第3章内部存储器3.1节内部存储器概述一、存储系统的概念1. 存储器计算机系统中一种具有记忆功能的部 件，用来存放程序和

36、数据等信息。 内部存储器（主存）通常存放当前正在使用或经常被使用 的程序和数据。 外部存储器存放当前处于不被使用或不活动状态 的程序和数据。注1：在程序的执行过程中，CPU直接从内 部存储器中，取得程序和数据，然后执行 或运算。最后保存结果，或将结果输出。注2：外部存储器中的程序和数据，只有 调入内存中，才能被CPU取得并使用。2. 存储系统 由两个或两个以上速度、容量和价格各不相同的存储器，用硬件、软件或两 者结合的方法连接起来就构成一个系 统。 系统的存储速度接近较快的存储器，容量接近较大的存储器。3. 现代微机（PC机）的两种存储系统 Cache存储器系统Cache和主存储器构成的。 虚

37、拟存储系统主存储器和硬盘构成的。注1 ：这里专指Windows系统的虚拟内存。注2：前者主要是提高内存的速度。后者为了增加内存的容量。（以价格杠杆 太日.、 考量）二、存储系统的性能指标1. 存储容量 位bit 字节Byte 字WORD 双字DWORD注：这里提的是存储类型的概念。2. 存取速度 存储器访问时间（Memory Access Time） 从收到读/写命令，到数据从存储器读出/写入操作完成，所需要的时间，用TA表 示。注1：主存由半导体存储器构成。注2 ： CPU将数据存入存储器的操作（写），CPU从存储器取出数据的操作（读）。注3： CPU提供的进行读写操作的时间，必 须大于存储

38、器的额定存取时间。数据 才能稳定读出或安全写入。注4：外存储器一般由磁盘构成。在访问 外面磁道和里面磁道的区域，访问时 间不同，要用“平均访问时间”表示。 存取周期（Memory Cycle Time）存储器连续访问操作过程中，一次完整 的存储器存取操作所需要的全部时间。 用Tc表示。这里主要是动态DRAM，每个2毫秒左右 需要刷新操作。刷新就是一次伪读操 作。存储器能进行连续访问所允许的最小时间间隔T ,这里Tc T 存储器的带宽A指存储器的数据传输率（Data Transfer Rate）单位时间内数据的传输量，单位为Mb/s3. 价格4. 可靠性三、存储器的体系结构1. 存储器的分级结构

39、 CPU的发展比存储器快很多，为了访问存储器，CPU必须插入等待周撕 CPU 到存储器之间成了数据传输的主要瓶 颈。 容量、速度、价格关系。见P63图3.1 目前可用的存储器的特点a. 速度快的容量小、价格高b. 容量大、价格低的速度慢。 采用多级存储器体系结构是个解决办 法a. 将速度、容量、价格不同的存储器组合在一起。形成一个速度接近最快， 容量接近最大，价格接近最低的存储 系统。b. 典型的就是PC机上的。Cache存储系统 和虚拟存储系统。 存储系统的分级结构示意图2. 存储器访问的局部性 时间局部性(temporal locality)若一项数据被引用，很可能不久它会被 再次使用。

40、空间局部性(spatial locality)若一项数据被引用，则与它相连的数据 可能很快也会被引用。注：访问的局部性是保证存储系统层次结 构技术可行性的基础。3. 多级存储系统的性能访问速度采用层次结构的多级存储系统中。存储 器的访问效率由所有层次存储器的有 效存取时间 Effective Access Time 决定。a. 相邻层次存储器的命中率(Hit Ratio)b. 访问频率(Access Frequencies)c. CPU对高层次存储器的访问次数远大于低层存储器。d. 当系统命中率很高时。整个存储系统 有效存取时间接近于最快的存储器存 取时间t1。e. 结论 实际上M1的命中率越

41、高越好。这样可以避免对下一级的存储器的访问。f. 提刷1命中率的途径3.2节典型的内部存储器存储介质的三个条件1. 两种稳定的状态。2. 外部信号下。两种状态可以任意转换。3. 在外部信号下，可以读出当前状态。一、存储器分类1. 按存储介质 半导体存储器 磁介质存储器 光介质存储器2. 按与CPU关系 高速缓冲存储器 内部存储器(主存储器) 外部存储器(辅助存储器)3. 按存取特性 随机访问存储器RAM 只读存储器ROM (Read Only Memory) 顺序存储器 直接访问存储器附加：存储器的分类表二、随机存储AM1. 静态随机存储器SRAM(Static Random Access M

42、emory) 特点书上P70 分类书上P70 SRAM元件构成SRAM存储器由存储体、地址译码电路、 读写和输入输出控制电路等组成，其结构如P71图3.4所示。a. 存储体(多少个X多少位)存储体是存放信息的场所，由触发器电 路构成。其规模的大小直接决定存储 器芯片的存储容量。SRAM内部结构图b. 地址译码器存储器不同的存储单元是按不同地址 来区分的。由CPU提供要访问的存储单元地址。地址译码器将CPU提供的访问的存储单 元地址翻译成驱动指定存储器单元控 制信号。注：地址译码器地址输入线多少和存储器 容量大小有关。这里的地址用来指定访问单 元。例如：1024个单元的存储器需要有1024个地

43、址来区分。芯片上的地址线有10根：A9,A8，。， A0所以芯片内部有一个10-1024的地址译 码器。给出一个10位地址，芯片自动会译码找 到这1024个地址中的一个。c. 读写和片选，及输入输出电路(a) 读/RD和写/WR用于控制被选中的单元数据流向(读出或写入)。(b) 由于单片存储器芯片的存储容量有限， 达不到主存储器系统容量的要求，因 此一个存储空间总需要一定数量的存 储芯片组成。在选择存储单元时，首 先要选片。片选/CS解决多片存储器芯 片同时使用时的选片问题。注：只有当/CS有效时，才能选中某一芯 片，与此片相连的地址线才能将地址 编码送入此片的地址译码器进行译码， 然后可以对

44、此存储芯片中的单元进行 读/写操作。(输入输出电路(I/O)用于被选的存储单元内容的读出与写 入的通道OI/O数目称为芯片的数据位 数(或字长)2. 动态随机存储器DRAM DRAM特点书上P75 DRAM的种类a. FPM DRAM， (Fast Page Mode DRAM) 快页DRAM，其接口多为72线的SIMM类型。在386时代很流。b. EDO DRAM(Extended Date Out DRAM) 扩充数据DRAMO EDO DRAM与FPM DRAM相似，72线的SIMM/168线的DIMM类型。 486以及早期的奔腾电脑。c. MDRAM (Multi-Bank DRAM)

45、多段式DRAM.应用于高速显示卡或加 速卡.d. SDRAM (Synchronous DRAM) 同步DRAM，结构的增强型DRAM。e. DDR SDRAM (Double Data Rate SDRAM), 双数据速率同步DRAM.允许时钟脉冲的上升沿和下降沿都可以读/写数据.三、只读存储器1. 掩模只读存储器(Mask Read OnlyMemory, MROM) 由厂家采用光刻掩模方法制作。 大量生产，价格便宜。2. 一次性可编程只读存储器 (Programmable ROM,PROM) 芯片出厂时，存储的初始内容为全“ 0”或全“1”，由用户根据自己的需要， 用过载电压来写入信息，

46、但只能写一 次。 PROM分为二极管破坏型和熔丝式两种。3. 可擦除只读存储器(Erasable PROM) 紫外线可擦除只读存储器是一种可进行多次改写的ROM, 一般可 重复擦写数十次。其中UVEPROM(UltraVioletEPROM)是一种广泛应 用的可编程只读存储器。注：因为陶瓷封装，价格很高，被淘汰。 电可擦除只读存储器(E2PROM)a. 电信号方法擦除存储内容。b. 更加方便、灵活，注：可以是塑料封装，价格便宜。4. 闪烁存储器(Flash Memory) 特点a.和EEPOM类似，但采用按页面方式写入。 闪烁存储器的可靠性主要有两个指标a. 耐久性是指Flash Memory

47、反复擦写的能力，通常要求Flash Memory可以反 复擦写10万次以上；b. 保持性是指存储在Flash Memory中的数据可以长期保持的能力，Flash Memory中的信息至少可以保存10年。3.3节微型计算机的存储管理一、扩展存储器及其管理1. 存储器扩展(容量不够时候) 位向扩展法a. 当存储器芯片的数据位数(字长)小 于所需内存单元的位数时，则需要进 行位扩展，使每个单元满足位数要求。b. 特点：(I) 各个位扩展存储芯片的地址线、片 选线和读写控制线并联，数据端单独 引出。(II) 每次访问存储器时，所有位扩展芯片 同时访问。(III) 存储器的单元数不变，位数增加。C.位扩

48、展实例用8片2164A (64KX1位DRAM)芯片构成 64KB存储器。 字向扩展法a. 芯片的数据位数(字长)能满足每个单元中的要求，但单元数不满足。又称 地址空间的扩展。例如书上P83,芯片16K X 8位，存储系 统为64K X 8位，b. 扩展特点：每个芯片的地址线、数据线、控制线 并联，仅片选端分别引出，以实现每 个芯片占据不同的地址范围。c. 字向扩展实例例：用8KX8的SRAM芯片构成32KX8=32KB 的存储器地址空间分配表A15A14A13A12o。A0地址范围0#芯片000X。X0-8K1# 芯片001X。X8-16K2# 芯片010X。X16-24K3# 芯片011X

49、。X24-32K字位同时扩展a.当存储器芯片的数据位数(字长)和单元数都不满足时候，采用两者结合的方法。b. 根据内存容量及芯片容量确定所需存储芯片数；c. 进行位扩展以满足字长要求；d. 进行字扩展以满足容量要求。e. 若已有存储芯片的容量为LXK，要构成容量为M XN的存储器，需要的芯片数为：(M / L) X(N / K)2. 存储芯片的地址分配和片选 线选法a. 线选法就是高位地址不经过译码，直接与存储器芯片的片选端相连。这些片 选信号线（即高位地址线）在每次寻 址时，必须保证其中只有一根线上的 信号位有效。b. 线选法不仅会造成地址重叠，而且芯片之间的地址一般也是不连续的。c. 书上

50、P86图3.16例子 全地址译码法a. 全译码方式是指用于片内寻址多余的全部高位地址都参与译码，接到外部 译码器的输入端，外部译码器的输出 作为芯片的片选信号。b. 全译码法的优点是每个存储器芯片的地址范围是唯一确定的，且各芯片之 间的地址是连续的，没有地址重叠现 象。 部分码法a. 即只使用完成片内寻址所余下地址的部分高位地址，经译码器译码产生各 芯片的片选信号。b. 在这种方式中，部分译码法实现起来比较简单，但存在地址空间的重叠使用 情况。注：实际很少使用，现在由于译码器电路 普及，基本上都用全地址译码。只有 少数简单例外。3. 存储管理 存储分配和回收多个程序（进程）要共享内存空间， 就

51、要有一套动态分配内存的机制，进 行内存的分配与回收。 地址变换用软件进行存储空间管理。 内存扩充这里指的是通过内存管理程序使得用户使用的内存比实际的内存空间 要大。（虚拟内存） 内存保护各个程序（进程）之间互不十扰和 破坏。二、DOS/Windows环境下的内存管理1. DOS环境下的内存管理 存储空间的分配。书上P89表3.4 存储器的实地址方式和保护工作方式。2. Windows下的内存管理（虚拟存储器） 虚拟存储器原理虚拟存储器是建立在主存辅存物理 结构基础上的，在附加的存储管理硬 件装置MMU及操作系统存储管理软件 的支持下，将主存-辅存的地址空间统 一编址，形成一个庞大的存储空间。

52、虚拟存储器管理方式。3.4节高速缓冲存储器一、高速缓冲存储器的原理与结构1. Cache的基本结构（P102图3.28） Cache存储体a. Cache存储体用于存放主存调入的指令和数据。b. Cache存储体和主存之间的信息传送以块为基本单位。P102图3.28 CPU,Cache和主存的关系Cache/主存结构 地址转换部件（见P103图3.29）a. 主要是用来进行主存地址到缓存地址的转换。用的是索引查询的方法。b. 原理是建立一个登记表或目录表，当主存信息调入内存时候，它在此登记表 中记录下主存中的块，存入缓存的块 地址。当信息访问时候，就先到该登记表中去 查找，若找到主存地址对应的

53、块在缓存中的对 应块，则表示命中。可以直接从缓存中读出该内容。找不到就是不命中，要求助cache替换部 件了。登记表有两个字段，主存地址和缓存地址。主存地址是索引值，查到的表值就是缓存地址 替换部件功能是在缓存已满时进行数据块的替 换。首先按照一定的策略决定哪些块被替 换掉，然后将主存中新的块调入缓存， 并修改地址转换部件的登记表。附：Cache的组成(P102 图3.1 9)2. 地址的映象及转换 地址映象为了能把主存中信息放到Cache中。必 须用某种函数把主存内容对应的主存 地址映射到Cache中对应内容的缓存 地址的定位。 地址变换将主存地址变成Cache地址。(缓存地 址) 地址映象

54、方式主存中的数据块是按一种确定的规则 存放到缓存中去的，有了这种规则， 很容易将主存地址转换成缓存地址。 这样的规则就叫地址映像方式。A.全相联方式b. 直接相联方式c. 组相联映象方式二、Cache与主存DRAM的一致性1. Cache保存的数据块是主存中相应数据块的一个副本，因此要保持Cache和主 存中数据的一致性。2. Cache写操作当CPU向Cache写入新的数据时，就会出 现不一致的问题。a. 全写法(WT法-Write_Through)，CPU对Cache进行写操作的同时，也将内 容写入主存中相对应的数据块。在地址转换登记表中不记录该块是否 被修改过，在该块被替换时候，也不考虑

55、将cache内 容回写到主存的问题。可以直接将新 块装入。b. 写回式(BT法-Write_Back)。CPU执行写操作时候，只写入:ache，不 写入主存。当需要替换Cache中的数据 块时，才把修改过的数据块写入主存 相应单元。要在地址转换部件登记表选项中增加 一个块修改位。每次替换时候要检查 这个修改位。以决定是否更新主存的 相应块。c. 写一次法是基于写回法同时结合全写法的写 策略。3. Cache读操作在CPU的读操作中，Cache中的数据与主 存中的数据是一致的，不会发生不一 致情况。但是，由于存在不命中的工 况，所以读操作也要有策略。a. 贯穿读出式(P111图3.37)CPU对

56、主存的所有数据请求都首先送到 Cache，由Cache在自身查找。若命中， 则切断CPU对主存的请求，并将数据送 出；如果不命中，则将主存新的数据 装入cache。再传给CPU。b. 旁路读出式(P111图3.28)CPU向Cache和主存同时发出数据请求。 如果命中，则Cache将数据回送给CPU， 并同时中断CPU对主存的请求;若不命 中，UCache不做任何动作，由CPU直 接访问主存。三、Cache的分级体系结构1. Cache的分体 采用多体并行存储技术 指令Cache和数据Cache2. Cache的分级 采用预取技术，多级cache 某块数据调入内存时，把访问地址相邻的块也预选取

57、到Cache四、微型计算机中的cache替换技术1. Cache速度快、容量小，只能存放主存中当前最活跃(active)的那部分数据， 当程序不断运行时候，要将最新即将 用到的数据调入。如果此时cache已满， 则要替换出去一块。当不命中的时候，也要替换其中的数据 块。2. Cache选用何种替换策略，最主要的决定因素是命中率。局部性原理为替换 策略提供了理论依据。3.5节内存封装形式一、内存条的主要标准1. DIP双列直插式Dual In-line Package2. SIP单排直插内存条Single In-line Package3. SIMM内存条Single In-line Memor

58、y Module4. DIMM内存条Dual In-line Memory Module 168pin5. RIMM内存条 Direct RamBus DRAM 184pin (早奔4) SDRAM+MTH 芯片 184pin (奔3) SDRAM 168pin+带 MTH 转换卡(socket) DDR DRAM DDR II DRAM二、内存条的选用1. 内存类型的选择 SDRAM DDR RDRAM注1：主要和主板套片有关。注2：常见的外型 P118图3.432. 容量的选择3 .内存容量和性能 时钟速度内存能稳定运行的最大频率例：DDR 200 (PC-1600)DDR 266 (PC

59、-2100)内存时钟 内存传输速率 存取时间读写数据需要的访问时间 CAS延迟时间纵向地址脉冲的反应时间。用0ASLatency这个指标来衡量。上课公用信息邮箱：上面有讲讲PTEmail:tju101Password: tju101tju101第四章输入输出技术4.1节 输入输出系统概述一、输入输出系统的特点1. 多样性2. 复杂性 隐藏在操作系统中的输对输出复杂性 处理器本身和操作系统所产生的一系列随机事件也要调用输入/输出系统来处理3. 异步性：外设相对于处理器的异步性和时间上的任意性4. 实时性：多种工作方式,程序控制方式、中断方式、直接存储器存取方式。5. 与设备无关性：独立于具体设备

60、的标准 接口，并行、串行、SCSI接口。二、输入输出接口的基本功能 书上P126图4.11. 数据缓冲：匹配各种设备速度上的差2. 数据转换：如串-并、并-串转换等3. 控制功能：控制外围设备的启动与停止4. 传送命令与状态信息：CPU向外设传送命令，外设向CPU反馈状 态信息。5. 程序中断：外设向CPU请求某种服务，发请求信号。6. 地址译码：每个外设都有一个地址编码，以决定选 择哪一个设备。三、1/0端口1. I/O端口的寻址方式 统一编址：与存储单元统一编址，只有一个地址空间。 独立编址：把I/O端口看成是独立于存储空间的I/0空间，采用专用的I/O指 令。2.I/0端口地址的译码 固定式端口地址译码： 端口地址不改变。 可选式