电子信息科学与技术毕业论文便携式数字示波表的设计

《电子信息科学与技术毕业论文便携式数字示波表的设计》由会员分享，可在线阅读，更多相关《电子信息科学与技术毕业论文便携式数字示波表的设计（49页珍藏版）》请在装配图网上搜索。

1、便携式数字示波表的设计Design of the portable digital storage oscilloscope学 生 姓 名高 思专 业电子信息科学与技术摘 要本文论述了便携式数字示波表的系统结构，并对基本功能模块进行了研究设计。在对模拟信道幅度控制、Butterworth滤波器、频率测定、高速A/D转换、数据存储、LCD显示及LCD控制电路等进行分析的基础上，对A/D转换前的模拟信道进行了详细研究，提出了实现信号的幅度变化和宽的频率范围测试中所涉及问题以及解决方案。完成了模拟信号幅度调整过程中的衰减、放大、宽带低通滤波、CPU控制电路等相关硬件电路的设计和MCS-51语言、C5

2、1语言软件程序的编写调试。在频率检测部分，分析了频率测量的基本思想，并且阐述了频率测定的CPU控制过程。关键词：模拟信道 信号调理 巴特沃思滤波器 频率检测IIAbstract This thesis describes the system architecture of the portable digital storage oscilloscope,and the basic modules are also designed and researched. On the basis of analysis of the amplitude control of the analog

3、signal path, Butterworth filter, frequency mensuration, super-speed A/D (Analog signal /Digital signal) conversion, data storage, LCD (Liquid Crystal Display) display and the control circuit of LCD , the analog signal channel preceding A/D conversion is researched detailedly and the relative problem

4、s and the solutions are brought forward in realizing the control of the signal amplitude variation and the mensuration for the wide-range frequency. The design of hardware circuit such as attenuators, operational amplifiers, low frequency signal pass filter, CPU control circuit etc. is achieved. The

5、 writing and debugging of MCS-51 language and the software program of C51 language is completed as well. In the part of the frequency mensuration, the basic thinking of the frequency mensuration is analyzed, and the CPU control process of frequency mensuration is described.Key words:Analog Channel;S

6、ignal Conditioning;Butterworth Filter;Frequency MensurationII目 录 摘 要IAbstractII第1章 绪 论1第2章 设计概述32.1 数字示波器工作原理32.2 数字万用表工作原理32.3 数字频率计工作原理32.4 数字示波表工作原理32.5 数字示波表的系统结构42.6 数字示波表的性能指标4第3章 硬件描述53.1 通道信号处理模块53.1.1 衰减器的实现53.1.2 放大器的实现73.1.3 Butterworth滤波器的实现93.2 A/D转换模块113.2.1 衡量A/D转换器的主要指标113.2.2 实现A/D转

7、换的常用方法113.2.3 A/D输出的CPU控制113.3 LCD显示控制模块123.3.1 LCD器件简介123.3.2 LCD显示模块的接口技术133.4存储器模块143.5键盘模块153.6 频率测定设计153.6.1 测频信号提取电路设计153.6.2 频率测定的CPU控制过程16第4章 软件描述194.1 示波表软件程序结构194.2系统软件设计流程图19第5章 调试与改进21致 谢23参考文献24III第1章 绪 论从某种意义上讲，电子技术的发展，是建立在检测手段的提高的基础上的。电子测量手段是电子技术应用与发展中最重要的课题，没有精密仪表作为检测手段，很难生产出高质量的电子产品

8、。传统的测量仪器是一个自封闭的系统，它作为独立的设备拥有自己的机箱包括各种开关旋钮的操作面板，信号输入输出端，指针式或LED显示表，CRT或LCD波形显示窗口，打印输出端口。仪器内部包括有传感器、信号处理器、A/D转换器、微处理器、存储器和内部总线等专门化的电路。通过这些电路来转换、测量、分析实际信号，并将结果以各种方式显示。但是由于仪器所包含的功能均由仪器厂家定义，所有的功能块全部都是以硬件的形式存在于测量仪器中，单台仪器的功能单一、固定，用户无法根据实际需要改变或扩展仪器功能。而在实际应用中，电子工程师往往需要用到多种不同的测量功能，在进行野外实地测量的情况下，在测量的信号种类较多的情况下

9、，在需要对被测信号进行存储、离线分析的情况下，传统测量仪器就体现出了诸多的不便和功能上的局限。虽然电子计算机技术的发展给传统的仪器注入了强大的活力。特别是微电子技术和大规模集成电路的发展，促进了数字化仪器，智能仪器的快速发展，使其功能越来越强，精度越来越高，性能越来越好。但是，传统的测量仪器的固有局限性并没有根本改变。 随着电子科学技术的发展，由于电子测量的一系列优点，许多物理量都设法通过一定的传感器变换成电信号，然后利用一整套比较成熟的电子学方法来进行测量。随着大规模集成电路技术、信号分析与处理技术、计算机技术、软件技术和网络技术的迅速发展及其在电子测量技术与仪器上的应用，新的测试理论、方法

10、、领域以及新的仪器结构不断出现，在许多方面已经冲破传统仪器的概念，电子测量仪器的功能积作用发生了质的变化。由于科学技术的迅速发展对测试技术与设备提出了越来越高的要求，如测试速度、效率、精度、可靠性、牢固性，测试数据的可交换性、灵活性，测试系统的智能化、小型化等等，而新的测试技术的发展则为电子测量提供了越来越强的技术手段和越来越宽广的应用前景。 随着微电子集成技术、数字技术的飞速发展，现代数字化存储示波器的研究与开发也有了很快的发展，是近年发展最快的仪器。90年代以来，基于实时取样、量化技术的高速存储示波器的研制与生产得到了飞速的发展，这类仪器测试功能更加强大。各大公司不断推出采样率更高、带宽更

11、宽的产品。例如：TEK公司的TDS680B/684B示波器，数字化率达5GSa/S，带宽1GHz，量化分辨率8 bit。HP公司的HPS4722A数字示波器数字化速率高达8GSa/S带宽2GHz，量化分辨率8 bit。 与此同时，便携式测量仪器也取得了飞速发展。其中，万用示波表获得了示波器技术的一个突破。通过大规模集成电路技术和使用液晶显示器，FLUKE公司的FLUKE 190万用示波表把一个全功能的2通道50MHz数字存储示波器和一个数字万用表组合在一个重量只有1.8kg的手持式体内。它是适合真正需要便携式示波器的维修工程师使用的仪器。 近十年来，国内数字存储示波器技术研究及发展也取得了相当

12、大的成果。但在实时数字化采集速率上距国外的水平还有相当大的距离。我们单纯去和国外大公司竞争这种技术指标是不现实的，只有立足于国内现有的条件和设备在测量仪器领域作一些努力，逐步缩小这种差距。 本课题要实现的最终设计目标：集数字万用表、数字存储示波器、数字频率计三者功能为一体，它具有极高的技术含量，既可进行电阻等元器件参数及电压、电流测量，也可对信号波形参数进行测量、显示、分析。除此以外，它还有很强的实用性和巨大的市场潜力，也代表了当代电子测量仪器的一种发展趋势，即向体积小、重量轻、功能多、使用方便的掌上型仪器的方向发展。本示波表的工作特色和新颖之处:采用新技术和器件使本示波表在技术指标和理念上与

13、传统示波器有较大不同。(1)放大器采用宽频高增益进口器件，自适应线性预测及算法实现大范围信号幅度控制。(2)精确测频技术。(3)自适应A/D可变抽样率。(4)高速双口RAM存储处理技术。(5) LCD液晶显示驱动技术和用菜单选取仪表功能。(6) CPU集中处理技术。(7)多层PCB表面贴装工艺。(8)用ASIC技术实现大规模数字电路和可再编程技术。简言之，由本设计实现的示波表应具有技术密集、科技含量高、在国内具有一定领先水平，希望能有利于改善我国无便携示波表的状况，打破国外对这一市场的垄断，从而降低价格、普及应用、利国利民。第2章 设计概述2.1 数字示波器工作原理 现代数字存储示波器首先对模

14、拟信号进行高速采样获得相应的数字数据并存储。用数字信号处理技术对采样得到的数字信号进行相关处理与运算，从而获得所需的各种信号参数（包括可能需要使用万用表测试的一些元器件电气参数）。根据得到的信号参数绘制信号波形，并可对被测信号进行实时的、瞬态的分析，以方便用户了解信号质量，快速准确地进行故障的诊断。测量开始时，操作者可通过中文界面选定测量类型（波形测量、元件测量）、测量参数（频率/周期、有效值、电阻阻值、二极管通断等）及测量范围（可选自动设置，由仪器自动设置最佳范围）；微处理器自动将测量设置解释到采样电路，并启动数据采集；采集完成后，由微处理器对采样数据按测量设置进行处理，提取所需要的测量参数

15、，并将结果送显示部件。如果需要，用户可选择自动测试方式：微处理器在分析首次采样得到的数据后会根据具体情况调整、修改测量设置，并重新采样。在经过几次这样的“采样-分析-调整-重采样”循环后，示波表即可完成即触即测功能，而无须人工调换量程，便于手持操作。2.2 数字万用表工作原理 模拟万用表通过电阻分压网络实现电参数的测量。目前有许多数字万用表的专用芯片，这些芯片内部一般集成有A/D转换器、LCD液晶显示驱动器和测量模式选择开关等模块。其外围电路较简单，常常由测量输入电路、AC/DC变换电路、电压基准电路和蜂鸣器等组成。电压、电容、电阻测量分别有一个外部基准电压，这个电压经过一个齐纳二极管稳压后再

16、经微调电阻调节到各自所需的电压值。芯片的电压/电阻/电容/频率端口可分别测量交流/直流电压、电阻、电容、频率。2.3 数字频率计工作原理 被测信号经过整形电路，产生同频率的矩形波规则的脉冲信号。计数器根据所提供的矩形波上升沿进行计数，计数时间由选通时间控制部分决定，根据频率所处的范围来决定档位。为提高测量精度，通常分级进行，即对频率较低的信号采用测周的方法进行，而对频率较高的信号则采用测频的方法。频率计常用计数器及单片机实现，也可通过可编程逻辑器件实现。2.4 数字示波表工作原理 数字示波表由高性能微处理器、高速A/D及数据处理电路组成。被测信号经信号输入通道进行调理，以满足最佳A/D转换要求

17、。高速A/D转换后的数据存储在RAM中，供微处理器进行处理。微处理器根据菜单的选择输入，执行相应的算法处理软件，得到相应的测量结果。32.5 数字示波表的系统结构对示波表的设计，采用模块化结构设计。先对各模块分别进行设计调试，在此基础上进行综合联调。又分硬件和软件两个部分，由于许多模块的功能受软件的控制，故对可编程器件，硬件与软件的开发要协调进行，相互补充。开发基本思路是先分后合，先易后难、先粗后细，逐步合成。其原理方框图如图2-1所示。图 2-1 示波表原理方框图功能简述：输入通道模块：完成对不同幅度，不同频率的程控输入控制，达到A/D转换所需幅度要求，并为CPU提供频率检测信号、为A/D提

18、供开始进行取样的触发信号，接收CPU发来的幅度控制信号和通道开、断信号。A/D模块：根据输入信号的不同频率采用合适的取样频率进行取样，并进行A/D转换输出。存储模块：将A/D送来的数字信号先进行双口RAM缓存。LCD显示模块：显示CPU写入的待显示数据。键盘控制模块：实现人机指令传递，把接收的指令送CPU。时基、电源、中央控制模块：完成对全局的整体控制，提供各模块所需电源、时钟和控制信号，完成对指令的解释和相应的控制。2.6 数字示波表的性能指标（1）数字存储示波器：带宽：DC20MHz（-3dB） 扫描时间：20nsls/格垂直灵敏度：10mV/格50V/格 精度：2最大纵向移动：8格 最大

19、横向移动：16格存储深度：2KB 输入阻抗：1M/20pF（无探头）最大输入电压：600V（有效值)（10:1）（有探头）（2）数字三用表：电阻：量程：200、2K、20K、200K、2M、20M交、直流电压：量程：500mV、5V、50V、500V、1000V交、直流电流：量程：500mA、5A、50A、500A（3）数字频率计：连续自动设置频率范围：10Hz至20MHz,位数：4位4第3章 硬件描述 本系统为典型的嵌入式系统，硬件电路主要由14位的A/D转换器LTC1419、存储器IDT7024、用于数据实时采集的可编程逻辑器件EPM7064、香港精电公司的MGLS128128T液晶显示器

20、、LCD内置T6963C控制器型液晶显示模块和其它辅助器件组成。硬件电路比较简单。下面分模块介绍硬件电路。 3.1 通道信号处理模块通道信号处理模块包括从测试头输入被测信号到A/D转换前的整个部分，是整个示波表工作的前提，也是整个设计的核心。在用示波表进行信号测试时，不论进入测试表笔的信号幅度和频率如何，只要是在测试指标允许范围内，示波表都应在LCD屏上以最佳的显示范围，清楚地显示所测信号的波形。另一方面，A/D转换器对输入信号的幅度和频率也是有要求的，当信号幅度很小，接近其最小量化刻度时（LSB），转换误差会很大，甚至无法转换；当信号幅度很大时，超过A/D转换器允许的最大输入幅度时，会因为限

21、幅而失真，乃至于烧毁器件。因此，在将信号送入A/D转换器前，必须对信号进行处理。不仅如此，在对信号进行抽样时，在将信号离散化过程中，会产生大量谐波分量。无用的谐波和输入信号中的带外分量都会对示波表的质量造成不利影响，必须滤除。上述内容均属于信号调理。信号调理的实现包括三个基本过程：整形、放大和滤波。 3.1.1 衰减器的实现 a) b)图3-1 T型衰减器及应用电路由典型的四端网络构成的衰减器为T型，为尽量简化电路，少用器件和便于调整，选取T型衰减器。如图3-1 a）所示。根据示波表输入指标要求，其输入阻抗应大于1M，即要求T型衰减器输入端串臂和并臂的阻抗大于1M。由于衰减器输出端接运算放大器

22、，其共模输入阻抗近于无穷大，接在并臂上，对输入阻抗影响不大。图中T型衰减器的衰减量为Z2/(Z1+Z2)。实际工作中使用的衰减器如图3-1 b)所示。由于当衰减量较大和频率较高时，电阻本身的和电路布线产生的分布电容在高频段对电路会产生严重影响，使信号波形严重失真，故需并接三个电容，以消除其影响。C1用于稳定输入电容，C2和C3形成分压，当其值与电阻R1和R2形成的分压相等时，输出信号无歧变。R3用于防自激，一般为100，不用时将其短路。图3-1的信号波形如图3-2所示。图3-2 输入和输出信号波形图64倍衰减器设计 由a=1/64=R2/(R1+R2)，C2R1=C3R2，Zi=R1+R2=1

23、M，可解出C2，C3，R1，R2。R3一般取100。若取R1=1M，R2/(R1+R2)=1/64，R2=1000/63=15.873K。标准值：R2=15.8K。当输入电压164V时，最大功耗为164164/1000000=0.27W，取电阻标称功率1/4W。 C1按输入电容要求小于20pf和标准值规定，取3/8pf可变电容，根据情况进行调节。C2按输入电容要求小于20pf和标准值规定，取8/20pf可变电容，根据情况进行调节。C2的中值为(8+20)/2=14pf，C3=C2R1/R2= (141000) /15.8=886pf，取标准值：C3=820pf，此时，C2= C3R2/R1=(

24、82015.8)/1000=12.9pf。由于信号最大164V，故以此为电容耐压指标，取标称值160V。此时，衰减值为：a=15.8/(1000+15.8) =1/64。 当， 即： R1C2= R2C3 输出无失真 当， 即： R1C2 R2C3 输出有过电平失真 当， 即： R1C2Ts时，与被测信号周期近似无关。但Ts的变化范围在100ms50ns之间，因此如果取T0为10ms，则受Ts影响很大。当T0为1s时，可忽略Ts对的影响，但这时测试需要等待的时间可以被感觉出来，折衷考虑，取T0=100ms，这时的最大相对误差为：max=10-6/10-1+0.510-1=6.710-6。这时若

25、输入信号为20 MHz，最大频偏F=201066.710-6=134Hz，表示20 MHz频率的7位十进制数的前4位不受影响；同理，当输入信号为10Hz时，F=106.710-6=6.710-5Hz，在10后面的4位小数不受误差影响。故可认为本设计采用的变阐门法的精度为绝对精确的。另一方面，T0=100ms也是定时时间所能选取的最小时间。当输入频率达到最低的l0Hz时，T0=100ms刚好只能计一个脉冲。然而，由于T触发器的2分频作用，就只能计半个脉冲，要测一个完整周期，相当于这时T0等于200 ms了，但正如前边所说，本变阐门法允许T0Ts。由于确定精确定时信号的上升沿需要一个被测信号的下沿

26、和一个上沿，而确定精确定时信号的下沿又需要一个被测信号的下沿，另需一个上沿结束标频计数，所以，完成对一个10Hz信号的测频，至少需要400ms，最多需要600ms。 2.高频信号识别前面己经讲过，CPU所能计数的最高频率为其晶振频率的1/24，设晶振频率为12MHz，则允许输入的最高频率为500KHz。由于信号在输入时至少要经过T触发器的2分频，所以实际输入信号频率可达到1MHz，高于此频率的信号必须经过进一步的分频。按指标要求，输入信号最高为20MHz，需经32分频，使其变为625KHz，再经过T触发器的2分频变为312.5KHz，满足CPU的计数频率要求。加入32分频器后，其允许的最大输入

27、信号频率指标提高到32 MHz，为示波表提供了一定的指标富余量。如果让所有频率的信号不加区别的都经过32分频，固然可使电路设计简单，但会使低频信号频率变得更低，使测试时间大大延长。如输入l0Hz的信号，经过32分频器进入CPU时变为0.3125Hz，测试时间将延长32倍，最长等待时间变为19.2s，这将让人难以忍受，故需将输入信号依频率的高低区别对待。为此，将不需32分频CPU就能直接处理的频率定义为低频，即1MHz以下为低频，高于此频率的信号为高频信号。由于整个测试是由CPU自动完成，CPU事先并不知道信号频率的高低，因此CPU需要有一个试探的学习过程。它先假定信号为高频，并经过32分频，然

28、后在给定的定时时间内，检查能否计到足够的脉冲数，如能，则被测信号为高频，并以此值作为所测信号的频率，否则认为输入信号为低频，取消32分频，重新进行测频，并以此作为所测信号的频率。识别高、低频最简单的定时时间是取T0 =100ms，这样，如果输入信号是高频信号，可一步到位，直接以所测频率作为要求的频率值。但问题是，CPU在低频时，超过100ms并不会立即停止工作，而是要继续等输入信号的结束下沿和上沿的到来，故应为CPU在定时100ms时设置定时中断，强行结束计数和计频标，查看这时的计数是否达到归定的高频计数最低数，如不到，则认为是低频，不经过32分频器，再按低频直通的方法进行测频。所以实际上CP

29、U对高频只需测一次，对低频要测两次，总时间最长为700ms。确定CPU对高频信号在100ms内应计的脉冲数如下：若以1MHz为分界线，经64分频进入CPU的频率为15.625KHz，即CPU在100ms内应计录1562.5个脉冲。然而，这个数不易比较判断，需要简化。由于CPU存放数据是按一个8bit字节安排的，8bit能表达的最大十进制数为256，1562D=061AH要用11位二进制数或两个字节才能表示，进行数值判断时要比较两个字节，最简单的比较是只比较一个字节。若以255个脉冲为判断依据，即看存放脉冲的单元是否大于FF，大于FF认为是高频率，小于FF认为是低频率，则此时对应的输入频率为：2

30、551064=163.2KHz，因此以163.2KHz为高、低频为化分判断依据就可使对CPU的编程简化。这时CPU在发P0(3)结束测频指令后最多再等两个163.2KHz信号周期，即26.127=12.25后结束。3.定时器/计数器扩展 51系列CPU有两个16位可编程定时器/计数器，有4种工作方式，当在16位计数器工作方式时，计数值的范围为165536。若CPU的机器周期为ls，则16位计数器的最大定时范围为65.536ms，达不到100ms的定时要求，故需用寄存器进行计数以扩展定时范围。另一方面，在100ms内对经64分频的20MHz信号，即 312.5KHz，要计31250个脉冲，小于6

31、5536的计数范围，故不用进行计数器扩展。在100ms内最大计数为65536个脉冲，与此同时，对应的被测信号频率应为655361064=41943040Hz=41.94304MHz。故用定时器/计数器1利用INT1信号作为控制信号对输入T1计数时，应工作在方式1，方式1是16位计数器结构方式，计数器由TH全部8位和TL全部8位组成。CPU定时若用工作方式0和工作方式1时，在计数溢出后，计数器全为0，因此循环定时或循环计数应用时就存在反复设置计数初值问题，这不但影响定时精度，也给程序设计带来不便，故采用方式2自动加载计数初值。这种工作方式将16位计数器分为两部分，即以TL0作计数器，以TH0作预

32、置计数器，初始化时把计数初值分别装入TL0和TH0中。当计数溢出时，通过片内硬件控制作用将TH0中的计数初值自动重新装入TL0中，然后TL0又重新计数。因此选用定时器/计数器0工作在方式2，利用INT0信号作为控制信号对频标计数，确定定时时间是否到达100ms。在选用定时器/计数器0工作在方式2时，只用TL0作计数器，计数范围只有256个脉冲，或只有256s的定时，若用一个寄存器进行定时扩展，最大定时值为256256=65536s，不足100ms，若再用一个寄存器进行扩展，最大定时值为256256256=16777216s，约为17秒，满足要求。为计算方便，在定时频标Tc=1s时，取定时器0定

33、时250s，则定时器初值应为6。若选定预置测频时间T0=100ms，并用R5、R6作为扩展计数器，则当R5、R6计数值为400时，表示T0到。为计算方便，取R5最大计数值为200，则R6为2时就达到预定100ms的定时时间。由于在测163.2KHz以下的低频时，经2分频后，100ms内对81.6KHz信号最大计数为816065536个脉冲，故用TL1, TH1计数就够了；而测大于163.2KHz以上的高频时，经64分频后，100ms内对20MHz信号最大计数值为3125065536，用TL1和TH1也够了。高、低频率的计算公为： FH= (3-1) FL= (3-2)式中分子上的因子2和64是

34、由分频引起的，TH1、TL1是计数器1的高、低8位，TL0是定时器的低8位。第4章 软件描述4.1 示波表软件程序结构示波表的软件程序结构分为以下几个模块：系统初始化模块、键语分析模块、键盘消息模块、系统控制模块、硬件控制模块、自动参数测试模块、状态显示模块、波形显示模块、其他功能模块。系统的初始化模块包括开机自检、硬件参数初始化、系统状态初始化（如通道的波形显示状态初始化）等等；键语分析模块对面板上的用户输入进行分析处理，并转到相应的功能处理模块通过对系统控制模块、硬件控制模块、自动参数测试模块或其他功能模块的函数功能调用来实现对来自键语分析的消息的处理功能；状态显示模块显示程序运行时的各种

35、状态：当前数据采集的扫描速率、通道的垂直灵敏度等等；波形显示模块显示采集的波形。结构图如图4-1所示。系统初始化模块键语分析模块消息处理模块其他功能模块自动参数测试模块系统控制模块硬件控制模块状态显示模块波形显示模块 图4-1 软件结构图4.2系统软件设计流程图本文采用MCS-51语言编程，该语言有对底层硬件操作方便，方便移植等特点。为方便操作，提高采集精度，在程序代码中加入用于抗干扰的特殊软件算法和打开硬件看门狗程序。使软件运行更稳定，提高采集的准确性和刷新速度。系统软件设计流程图如图4-2所示。开始初始化LCD显示参考坐标初始化A/D开始A/D转换，用定时器控制两次采样的时间对A/D转换结

36、果处理后送入LCD显示显示参考坐标从转换结果中筛选出参数，处理后显示判断是否有效 N Y按键处理 图 4-2 系统软件设计流程图第5章 调试与改进本示波表的设计完全不同于传统分离元件的思路，设计之初，曾试图参照其思路，但大规模集成电路和数字逻辑电路的固有特点，使传统观念根本用不上，因此只能在一定的理论基础上进行大量的实验，从中探索出一条新的思路，前述中，尤其是第三章和第四章中的内容就是建立在这些大量反复实验的坚实基础上的。示波表的设计中，牵涉大量而广泛的基础知识，从分离元件标称值的规定到集成电路性能指标的查阅，从模拟电路到数字电路，从普通集成运放到专用现场可编程逻辑阵列等ASIC器件，从CRT

37、到LCD，从硬件到软件，这些都需要花费大量的时间进行研究分析，才能最终提取凝聚出有用的知识，整合出有用的完整思路。在实验中，为了较好的选择和使用器件，首先对拟选器件进行测试，在对其性能有一定了解后再做取舍，最后接入电路，这样可以对每一步要做的事情都心中有数，减少盲目性。下面仅简单介绍几个主要模块的测试情况。1.放大器在开始对PCB板上放大器输出端进行测试时，示波器上一片杂波，什么信号都看不到。后经断开电路各级，进行分级测量发现原因有两种。第一是所用集成数字开关为单级性的，在进行开关通断试验时用的是晶振产生的单极性信号或50Hz交流降压产生的低压信号，开关的负向缺点没有暴露出来，测试时加入的是有

38、一定幅度的交流信号，这时开关会产生很大的负向直流，造成后级产生过负荷，引起强杂音。第二是运放的不对称，使输出端有一直流成分，造成波形正负半周的不对称，累积至下级后，幅度大的半波出现限幅产生杂波。解决办法一是改善运放正负输入端的对称性，但试验发现最简单的办法就是将运放配对使用，即将一个有负偏压的运放同一个有正偏压的运放搭配使用，结果正负相抵，输出波形完全没有杂波。2.衰减器实验之初，曾采用传统示波器按1-2-5步分档，再按10倍、20倍、100倍、1000倍的衰减值设计，测试中发现这种思路要求衰减器种类多，控制开关多，不便于缩小体积和简化电路。尤其是衰减量大于100的衰减器难于制作，由于在输入端

39、采用非平衡式，地线共用，当衰减值做大以后，其分布电容作用增强，通过地线的耦合造成很大干扰，当信号幅度较小时，根本分不清输入的是有用信号还是串扰信号。故最后采用16倍和64倍衰减，既易于实现，又方便进行档位调整和计算。3.低通滤波器本设计选用了通带平坦的巴特沃思滤波器，以消除带外无用信号的干扰。从测试效果来看，达到了滤除带外信号的目的。从扫频仪上看，带外信号下降为零。用振荡器输入信号，用示波器观看，由于所用振荡器最高输出频率仅14MHz，在这个频带内信号幅度平坦，但不能了解到高频部分的情况。用300MHz扫频仪观看，信号带宽约只有14MHz，在20MHz处信号幅度已下降很大，估计这可能与元件的选取有关，因为试验时未找到计算所要求的精确元件，只得用比较接近的元件替代，这可能对带宽有影响，尤其是将较小值电容用较大值电容代替。致 谢这篇论文是在冯涛老师的指导下完成的。从论文的选题到结构安排，从内容到文字润饰，冯老师给了我很大的帮助。在这篇论文的写作过程中，冯老师不辞辛劳，给我提出切实可行的指导性建议。冯老师这种负责的精神，使我深受感动。更重要的是冯老师在指导我的论文的过程中，严格遵守学