电子科技大学微机原理复试试题题库54页

《电子科技大学微机原理复试试题题库54页》由会员分享，可在线阅读，更多相关《电子科技大学微机原理复试试题题库54页（57页珍藏版）》请在装配图网上搜索。

1、电子科技大学微机原理复试试题微机原理第一章练习题及解:单项选择题若二进制数为010111.101，则该数的十进制表示为（B）。A ： 23.5B： 23.625C： 23.75D： 23.5125若无符号二进制数为11000110，则该数的十进制表示为（A：198B ：70C：126D：49十进制数 81 的 8421BCD 码为（ A） 。A：81HB：51HC：18HD：15H11000110为二进制原码，该数的真值为（A） 。A： -70B ： +70C： -198D：+19811000110为二进制补码，该数的真值为（D） 。A：+198B：-198C ：+58D：-580100011

2、0 为二进制补码, 该数的真值为（ A ） 。A ：+70B：-70C ：+58D：-58A字符 A 的A ： 41HC： 61HASCII 码为 41H ，字符a 的B： 42HD ： 62HASCII 码为（C ）。字符 A 的A ： 41HC： 61HASCII 码为 41H ，字符B 的B： 42HD ： 62HASCII 码为（B ）。字符 9 的 ASCII 码为（ C ） 。因为A ： 09HB： 9C： 39HD ： 998 位二进制数的原码表值范围为（ C9与 A 之间有）。7 个字符）。A： 0 255B： -128 +127C： -127 +127D： -128 +128

3、8 位二进制数的反码表值范围为（ C ） 。A：0 255B ：-128 +127C：-127 +127D ：-128 +1288 位二进制数的补码表值范围为（一进制数的补码表值范围为（B）。A：0 255B ：-128 +127C：-127 +127D ：-128 +1288 位二进制数的无符号数表值范围为（一进制数的无符号数表值范围为（A） 。即无符号位A：0 255B-128 +127C： -127 +127D： -128 +128n+1 位符号数 X 的原码表值范围为（ A ） 。A: -2n v X v 2 nB: -2 n X 2 nC:-2 nwX2 nD:-2 nXW2 nn+

4、1 位符号数 X 的补码表值范围为（ C ） 。A: -2 nVXv2 nB:-2 n X 2 nC: -2 nWX2 nD:-2 nXW2n电子计算机处理信息用二进制表示的原因是（ C ） 。 一般电子器件只有开关两种 状态A:节约电子元件B：运算速度更快C：电子器件的性能D ：处理信息更方便PC 微机应用最广泛的领域是（A:科学与工程运算C:辅导设计与制造电子计算机遵循“存储程序”A:巴贝奇C：帕斯卡决定计算机主要性能的是（A ：中央处理器（ CPU ）C：存储容量冯诺依曼计算机的基本特点是A：多指令流单数据流C:堆栈操作程序计数器PC 的作用是（B ）。B:数据处理与办公自动化D ：信息

5、采集与自动控制的概念，最早提出它的是（ B ） 。B:冯.诺伊曼D ：贝尔A ）。B ：整机功耗D ：整机价格B ）。B:按地址访问并顺序执行指令D ：存储器按内容选择地址A ）。A：保存将要执行的下一条指令的地址B:保存CPU要访问的内存单元地址C:保存运算器运算结果内容完整的计算机系统应包括（ DA:运算器、控制器、存储器C:主机和外部设备存放待执行指令所在地址的是（A ：指令寄存器C：数据寄存器计算机的软件系统由（ BA:操作系统和文件管理软件C:操作系统和应用软件 计算机中运算器的主要功能是（D ：保存正在执行的一条指令）。B:主机和应用程序D ：硬件设备和软件系统B ）。B:程序计数

6、器（PC）D ：地址寄存器）组成。B:系统软件和应用软件D ：操作系统和系统软件B ）。A:算术运算C:逻辑运算A:采用了开关电路B：采用了半导体器件B:算术和逻辑运算D ：定点和浮点运算计算机能自动地连续进行数据处理，主要原因是（ D ） 。D ：采用了存储指令、控制指令运行的方法C:采用了二进制B ）。A:微处理器通常由单片集成电路制成B:微处理器具有运算和控制功能，但无存储功能C ： Pentium 是 PC 机中应用最广泛的微处理器D ： Intel 公司是研制和生产微处理器的知名公司20 年来微处理器发展迅速，下面最准确的叙述是（ D ） 。A:微处理器的集成度越高则功能越强B:微处

7、理器的主频越高则速度越快C:微处理器的操作越来越简单方便D ：微处理器的性价比越来越高计算机中数据总线驱动电路使用的基本逻辑单元是（ B ） 。A:非门B:三态门C ：触发器D ：译码器运算器执行两个补码表示的整数加法时，产生溢出的正确叙述为（ D ） 。A：最高位有进位则产生溢出B:相加结果的符号位为0则产生溢出C ：相加结果的符号位为 1 则产生溢出D ：相加结果的符号位与两同号加数的符号位相反则产生溢出计算机使用总线结构的优点是（A：减少信息传送的数量C：减少信息传送线的数量计算机使用总线结构的缺点是（A:信息传送的速度减慢C ）。B:提高信息传送速度D ：以上都是优点C ）。B:数据、

8、地址、控制信息不能同时出现C:两个同类信息不能同时出现D ：数据、地址信息不能同时出现计算机硬件逻辑主要由 CPU 、内存、外存、 I/O 设备和（ B ）组成。B:三总线D ：键盘A:运算器C:显示器MIPS 用来描述计算机的运算速度，含义是（ B ） 。A:每秒处理百万个字符B:每分钟处理百万个字符C ：每秒执行百万条指令D ：每分钟执行百万条指令：填空题计算机时钟脉冲的频率称为（ 主频 ） ，它的倒数称为（ 时钟周期 ） 。冯 . 诺依曼原理是基于（ 程序存储 ）和（ 程序控制 ） 。计算机中的总线包括（ 地址总线 ） 、 （ 数据总线 ）和（ 控制总线 ） 。CPU 有（ 运算器 ）

9、、 （ 控制器 ） 、 （ 寄存器 ）和（ 接口单元 ） 。计算机硬件系统由（ CPU ） 、 （ 存储器 ）和（ I/O 接口 ）组成。计算机系统由（ 硬件 ）系统和（ 软件 ）系统两大部分组成。CPU 的字长与（数据线宽度 ）有关；寻址空间与（ 地址线宽度 ）有关。若 CPU 的数据线宽度为 8 位，则它的字长为（ 8 ）位；地址线宽度为 16位，则它的寻址空间为（64K） 。计算机语言分为（ 机器 ）语言、 （ 汇编 ）语言和（ 高级 ）语言。计算机软件分为（ 系统 ）软件和（ 应用 ）软件两大类。将源程序翻译为目标程序的语言处理程序有（ 汇编 ）程序、 （ 解释 ）程序和（ 编译 ）程

10、序。指令通常包含（ 操作码 ）和（ 操作数 ）两部分；不同功能指令的有序集合称 为（ 程序 ） 。正数的原、反、补码（ 相同 ） ；负数的原、反、补码（ 不同 ） 。十进制数 17 的二进制数表示为（ 00010001B） 。十六进制数 17H 的二进制数表示为（ 00010111B） 。十进制符号数 +5 在计算机中的 8 位二进制补码表示为（ 00000101） 。十进制符号数 -5 在计算机中的 8 位二进制补码表示为（ 11111011） 。机内符号数 01111000的真值为 （ +120 ） ； 机内符号数11111000的真值为（ -8 ）。计算机处理小数有（ 定点 ）表示法和（

11、 浮点 ）表示法。在小数的定点表示中有（ 纯小数 ）表示和（ 纯整数 ）表示。基本 ASCII 码为（ 7 ）位编码，共（ 128 ）个码值；含（ 32 ）个控制码和（ 94 ）个符号码。字符A的ASCII码值为41H ;字符a的ASCII码值为（61H）;字符B的ASCII码值为（ 42H） 。十进制数 89 的二进制表示为（ 01011001 ） ；十六进制表示为（ 59H ） 。十六进制数 7BH 的十进制数表示为（ 123） ；二进制表示为（ 01111011B ） 。8位无符号二进制数的表值范围为（ 0255）； 16 位无符号二进制数的表值范围为（ 065535） 。8 位 有 符

12、 号 二 进 制 数 的 原 码 表 值 范 围 为 （-127+127） ； 反 码 表 值 范 围 为（ -127+127） ；补码表值范围为（ -128+127） 。8 位有符号二进制数为正数时, 符号位 b7 为（ 0 ） ； 为负数时 , 符号位 b7 为（ 1 ） 。汉字编码方案中， “啊” 字的区位码是1601，它的国标码是（ 90H 、 81H） ；机内码是（ B0H 、 A1H ） 。 ？三：判断题英文字符的编码为一字节编码（V）。汉字字符的编码为一字节编码（X）。汉字的国标码和机内码是相同的（X）。8 位二进制无符号数的表值范围为1 256 (X)。8 位二进制符号数原码表

13、数范围为-127 +127( V)。8 位二进制符号数反码表数范围为-127 +127( V)。8 位二进制符号数补码表数范围为-127 +127( x)。正数的原码、补码、反码表示相同（V）。负数的原码、补码、反码表示相同（X）。符号数00101110B 的补码为 00101110B（V)。符号数10101110B 的补码为 11010010B（正数的补码为它的反码加1（X）。负数的补码为它的反码加1（V）。V)。8 位二进制符号数为正数, 则它的b7 位为 0（V)。用4位二进制数表示1位十进制数的编码叫 BCD码（ V ）。高级语言中实型数是浮点类型的数（V ）。CPU的寻址空间与它的数

14、据线宽度有关（X ）。CPU的数据线宽度越宽，它的相对运行速度越快（V ）。寄存器和存储器都是 CPU内部的存储单元（X）。存储器不是程序设计中寄存器和存储器均用名寻址（X ）。存储器不用若存储器、I/O统一编址可用相同指令寻址（V）。一：单项选择题微机原理第二章练习题及解8086CPU 复位后, 下列寄存器的值为（C） 。A：CS = 0000H 、 IP =0000HB：CS =0000H 、 IP = FFFFHC：CS = FFFFH 、 IP = 0000HD：CS =FFFFH 、 IP = FFFFH8086CPU 复位后, 下列寄存器的值为（C） 。A：CS： IP = 000

15、0H ：0000HB：CS：IP = 0000H ： FFFFHC：CS： IP = FFFFH ：0000HD：CS：IP = FFFFH ： FFFFH当 RESET 信号为高电平时，寄存器初值为FFFFH 的是（ A ） 。A： CSB ： ESC： IPD： BPC： T3D ： T4D）时刻。C ： T2 ， T3 D ： T3， T4D）时刻。C ： T2 ， T3D： T2 ， T3 ， T4C）后进入等待周期。A:反相器B:触发器计算机中地址锁存器的输出信号状态是（A:单向双态 B:单向三态8086CPU 从功能结构上看，是由（A:控制器和运算器C ：控制器和20 位物理地址加

16、法器C ：三态门D ：译码器B ）。C:双向双态 D:双向三态D ）组成B:控制器，运算器和寄存器D ：执行单元和总线接口单元执行指令IRET后弹出堆栈的寄存器先后顺序为（D ）。F:标志位A： CS、 IP 、 F B： IP、 CS、 F C： F、 CS、 IP下列逻辑地址中对应不同的物理地址的是（ C ） 。D： F、 IP、 CSA ： 0400H ： 0340HB： 0420H ： 0140HC ： 03E0H ： 0740HD： 03C0H ： 0740H8086CPU 的控制线 /BHE = 0 ，地址线 A0 = 0 时，有（ B ） 。A:从偶地址开始完成 B:从偶地址开始

17、完成 C:从奇地址开始完成D ：从奇地址开始完成8 位数据传送16 位数据传送8 位数据传送16 位数据传送8086CPU 的控制线 /BHE = 1 ，地址线 A0 = 0 时，有（ A ） 。A:从偶地址开始完成 B:从偶地址开始完成 C:从奇地址开始完成D ：从奇地址开始完成8 位数据传送16 位数据传送8 位数据传送16 位数据传送地址锁存发生在指令周期的（ A ）时刻。A ： T1B： T28086CPU 读数据操作在总线周期的（A ： T1B： T1 ， T28086CPU 写数据操作在总线周期的（A ： T1B： T28086 与外设进行数据交换时，常会在（A ： T1B： T2

18、C ： T3D ： T4计算机中数据总线驱动器采用的基本逻辑单元是（ C ） 。A:反相器B:触发器C:三态门D:译码器计算机中地址锁存器采用的基本逻辑单元是（ B ） 。8086CPU 的控制线 /BHE = 0 ，地址线 A0 = 1 时，有（ C ） 。A:从偶地址开始完成 B:从偶地址开始完成 C:从奇地址开始完成 D ：从奇地址开始完成 指令队列具有（A：暂存操作数地址 C：暂存指令地址8 位数据传送16 位数据传送8 位数据传送16 位数据传送）的作用。B：暂存操作数D ：暂存预取指令PC386 计算机中， CPU 进行算术和逻辑运算时，可处理的数据的长度为D ）。A： 8位B：

19、16位C： 32位8086 系统中，每个逻辑段的最多存储单元数为（A： 1MBB： 256BC ： 64KB下列说法中属于最小工作模式特点的是（ AD ：都可以C ）。D ：根据需要而定）。A ： CPU 提供全部的控制信号C ：不需要8286 收发器B ：由编程进行模式设定D ：需要总线控制器8288C ）。A ： M/IO 引脚可直接引用C ：需要总线控制器8288包含在 8086CPU 芯片内部的是（A ：算术逻辑单元（ ALU ）C：输入、输出单元 8086 当前被执行的指令存放在（A ： DS： BX C ： CS： PC 微机系统中，主机与硬盘的数据交换用（A:中断控制C:查询控制

20、芯片组中北桥芯片不能提供的功能是（A ：对 CPU 的支持B:由编程进行模式设定D ：适用于单一处理机系统A ）。B：主存储器单元D ：磁盘驱动器D ）。B： SS： SPD： CS ： IPB ）方式。B： DMA 控制D ：无条件程序控制D ）。B：内存管理C: Cache管理D： CPU与ISA桥的控制下列叙述错误的是（ D ） 。 80286 是 16 位增强型微处理器， 386/486 是 32 位的A ： PC/AT 机用 8086CPUB： PC/XT 机用 8088CPUC： 8086CPU 的寻址范围为 1MB D ： 80286CPU 的寻址范围为32MB同步和异步两种传输

21、方式比较，传送效率最高的是（ C ） 。A:同步方式B:异步方式C ：同步和异步方式效率相同D ：无法比较8086 中，存储器物理地址形成算法是（ B ） 。A:段地址+偏移地址B:段地址左移 4位琳移地址C:段地址X 16H+偏移地址D:段地址X 10 +偏移地址CPU 访问一次存储器单元所用机器周期数由（ B ）决定。A ：读取指令字节的最短时间B ：读取数据字节的最长时间C ：读取数据字节的平均时间D ：写入数据字节的平均时间8086 系统中外设请求总线控制权是通过控制线（ C ） 。A ： NMIB ： TESTC ： HOLDD ： INTR堆栈存储器存取数据的方式是（ C ） 。A

22、:先进先出B:随机存取C:先进后出D:都可以8086 系统中，一个栈可用的最大存储空间是（ B ） 。B ： 64KBD:由SS初值决定B ：存储单元中二进制代码个数D ：以上都是D ）。B ：地址总线中信息流是单向的D ：以上叙述都不对）。C: T3后D: T4后A： IMBC ：由 SP 初值决定存储字长是指（ B ） 。A：存储单元中二进制代码组合C:存储单元的个数8086 中，关于总线的叙述，错误的是（A：数据总线中信息流是双向的C:控制总线中信息流是独立的8086 的空闲周期Tt 发生在（ DA: Ti后B： T2 后8086CPU中，控制线/RD和/WR的作用是（ C ）。A：数据

23、收发器方向控制B：存储器存取操作控制C ：存储器片选控制D ：地址/数据线分离控制8086CPU 中，控制线DT/R 的作用是（ A ） 。A：数据总线收发器方向控制B：存储器存取操作控制C ：数据总线收发器有效控制D ：地址/数据线分离控制8086CPU 中，控制线ALE 的作用是（ D ） 。A：数据总线收发器方向控制B：存储器存取操作控制C ：数据总线收发器有效控制D ：地址/数据线分离控制8086CPU 中，控制线/DEN 的作用是（ C ） 。A：数据总线收发器方向控制B：存储器存取操作控制C ：数据总线收发器有效控制D ：地址/数据线分离控制8088CPU 中，需要数据总线收发器芯

24、片8286（A）。A： 1 片 B： 2片C： 8片 D： 16片8086CPU 中，需要数据总线收发器芯片8286（B）。A： 1 片B： 2片C： 8片D： 16片8088CPU 中，需要地址锁存器芯片8288 （ C） 。A： 1 片B： 2片C： 3片D： 4片8086CPU 中，需要地址锁存器芯片8288 （ C） 。A： 1 片 B： 2片C： 3片 D： 4片8086CPU 中，确定下一条指令的物理地址的算术表达式为（ A ） 。B: DSX 16+ SIA: CSX 16+IPC: SSX 16+SPD : ESX16+DI）。若某 CPU 具有 64GB 的寻址能力，则该CP

25、U 的地址总线宽度为（ BA： 64B： 36C： 32D ： 24当 8086 与外设交换数据时，常会在（ C ）进入等待周期 Tw 。A: T1与T2之间B： T2与T3之间C： T3与T4之间D: T4与T1之间若寄存器中的数左移 2 位且无溢出，则新数值是原数值的（ C ） 。A ： 1 倍B： 2 倍C ： 4 倍D ： 8 倍若寄存器中的数右移 1 位且无 1 数移出，则新数值是原数值的（ B ）A: 一倍B: 1/2 倍C: 1/4倍 D: 1/8 倍8086CPU 有（C）个16 位的通用寄存器。A：2B：4C ：8D：168086CPU 有（C）个8 位的通用寄存器。A：2B

26、：4C ：8D：168086CPU 有（B）个16 位的段寄存器。A：2B：4C ：8D：168086CPU 共有（ D ）个 16位寄存器。A： 4B： 8C ： 10 D： 148086CPU 能够直接执行的语言是（ B ） 。A:汇编语言B:机器语言C : C语言 D : JAVA语言8086CPU 响应可屏蔽中断后，不能自动执行的是（ A ） 。A：保存所有寄存器中的内容B：保存指令指针寄存器IP中的内容C ：保存状态寄存器F 中的内容D ：不能响应较低级别的中断在计算机中，字节的英文名字是（ B ） 。A： bitB ： byteC ： bout D ： bpsPentium芯片有8

27、KB指令Cache和数据Cache,作用是（ C ）。A:弥补外存容量不足B:弥补主存容量不足C ：加快指令执行速度D ：对外存和主存进行管理在 DMA 方式下， CPU 与总线的关系是（ C ） 。A ： CPU 只能控制地址总线B： CPU 只能控制数据总线C ： CPU 与总线为隔离状态D： CPU 与总线为短接状态80486CPU 与 80386CPU 比较，内部增加的功能部件是（ C ） 。A:分段部件和分页部件B:预取部件和译码部件C： Cache 部件和浮点运算部件D ：执行部件和总线接口部件8086CPU 中，时间周期、指令周期和总线周期的费时长短的排列是（ C ） 。A：时间

28、周期指令周期总线周期B：时间周期总线周期指令周期C：指令周期总线周期时间周期D:总线周期指令周期时间周期16个字数据存储区的首址为 70A0H ： DDF6H ， 末字单元的物理地址为 （ C ）。A： 7E7F6HB ： 7E816HC ： 7E814HD ： 7E7F8H8 个字节数据存储区的首址为 70A0H ： DDF6H ， 末字节单元的物理地址为 （ D ） 。A： 7E7F6HB ： 7E7FEHC ： 7E714HD ： 7E7FDHCPU 对存储器访问时，地址线和数据线的有效时间关系为（ B ） 。A:同时有效B:地址线先有效C ：数据线先有效D ：同时无效8086CPU 由

29、两部分组成，即执行单元和（ B ） 。A:运算器单元B:总线接口单元C ：寄存器单元D ：控制器Pentium 微处理器的内部数据宽度为（ B ） 。 32 位数据线和32 位地址线A： 16位B： 32位C： 36位D： 64位Pentium 微处理器中共有（ B ）段寄存器。A ： 4 个B： 6 个C ： 8 个D ： 7 个Pentium 4 与 80486DX 相比，其特点是（ D ） 。A:有浮点处理功能B:有Cache存储器C ：内部数据总线为32 位D ：外部数据总线为64 位Pentium 4 微处理器物理地址的最大存储空间是（B ） 。 有 32 位地址线A ： 256MB

30、B ： 4GBC ： 64GBD ： 64TBPentium 4 微处理器可寻址的最大存储空间是（ C ） 。A： 256MBB ： 4GBC： 64GBD ： 64TBPentium 微处理器的内部数据宽度是（ B ） 。A： 16位B： 32位C： 36位D： 64位Pentium 微处理器中共有几个段寄存器（ C ） 。A： 4 个B： 5 个C： 6D： 7 个Pentium 微处理器进行存储器读写操作时，时钟周期 T1 完成（A:读写控制信号为高电平B:发送存储器地址）操作。C:读操作码D ：读操作数二：填空题某存储器单元的实际地址为 2BC60H ，若该存储器单元所在段首地址为 2

31、AF0H ，则该存储器单元的段内偏移地址为（ 0D60H） 。PC/XT 微机开机时，第一条执行的指令存放地址为（ FFFF0H ） 。8086CPU 复位后，寄存器CS 中的值为（ 0FFFFH ） 、 IP 中的值为（ 0000H ） 、DS 中的值为（0000H） 。8086 执行部件 EU 中的控制单元从（ 指令队列缓冲器 ）中取指令。8086 总线接口部件BIU 中的指令队列缓冲器经总线从（存储器 ）中取指令。一数据类型为字的数据8BF0H 存放在存储器偶地址单元处，完成16位数据读取需总线周期数为（ 1 个 ） 。一数据类型为字的数据8BF0H 存放在存储器奇地址单元处，完成16位

32、数据读取需总线周期数为（ 2 个 ） 。三态门有三种输出状态，即高电平、低电平和（ 高阻态 ） 。从地址/数据复用线中分离出地址信息需用（CS） = （ 0FFFFH ） 、 ）。锁存器 ）芯片。8086CPU 复位后，寄存器中的值进入初始状态，问此时（IP） =（0000H）、 （ DS） = （0000H 8086CPU 中有 8 个 16 位通用寄存器，它们是（ AX ） 、 （ BX ） 、 （ CX ） 、 （ DX ） 、 （ SP ） 、 （ BP ） 、 （ SI ） 、和（ DI ） 。8086CPU 中有 8 个 8 位通用寄存器，它们是（ AH ） 、 （ AL ） 、

33、（ BH ） 、（ BL ） 、 （ CH ） 、 （ CL ） 、 （ DH ） 、和（ DL ） 。8086CPU 中有 4 个 16 位段寄存器，它们是（ CS ） 、 （ DS ） 、 （ ES ） 、和（ SS ） 。8086CPU 的标志寄存器中有3 个控制标志位， 符号是 （ IF ） 、（ DF ） 、（ TF ） ；有 6 个状态标志位， 符号是 （ CF ） 、 （ OF ） 、 （ AF ） 、 （ ZF ） 、 （ SF ） 、（ PF ） 。8086CPU 响应可屏蔽中断的条件是（ IF = 1） 。若单步调试程序时，应设定控制标志TF 为（ 1 ） 。状态标志 OF

34、 用于（ 有符号数）的（ 溢出 ）标志。状态标志 CF 用于（ 无符号数 ）加法的（ 进位 ）标志或减法的（ 借位 ）标志。状态标志 AF 又称为（辅助进位 ）标志。当运算结果为 0 时，状态标志ZF 的值为（ 1 ） 。状态标志 SF 仅能用于（ 有符号数 ）的运算中。）。8086CPU 将 1MB 存储器空间分为（ 若干个 ）段，每段存储量不超过（ 64KB实际地址又称为（ 物理 ）地址，用（ 20 ）位二进制或（ 5 ）位十六进制表示；逻辑地址由（ 段首 ）地址和（ 段内偏移 ）地址构成，均用（ 16）位二进制表示。控制线 DT/R 用于控制（ 双向缓冲器 ）的方向有效端； /DEL 用

35、于控制（ 双向缓冲器 ）的片选有效端。当 INTR 端输入一个（ 高 ）电平时， （ 可屏蔽中断 ）获得了中断请求。当 NMI 端输入一个（ 上升沿 ）触发时， （ 非屏蔽中断 ）获得了中断请求。8086CPU 由（ 执行 ）单元 EU 和（ 总线接口 ）单元 BIU 两部分组成。在 8086CPU 的 EU 单元中，运算器ALU 除完成算术运算及逻辑运算外，还可完成（16位偏移地址 ）运算。在 8086CPU 的 BIU 单元中，地址加法器的入口数据是（16 ）位，出口数据是（ 20 ）位。8086CPU 和 8088CPU 的片内数据线为（ 16 ）位； 8086CPU 的片外数据线为（1

36、6 ）位； 8088CPU 的片外数据线为（ 8 ）位。8086CPU 的指令队列由（ 6 ）个 8 位的移位寄存器组成； 8088CPU 的指令队列由 （ 4 ）个 8 位的移位寄存器组成。指令队列的作用是（ 存放译码器将要译码的指令） 。8086CPU 采用指令流水线结构的特点是（ 提高 CPU 执行速度） 。32 位地址 5890H ： 3200H 表示的实际址址为（ 5BB00H ） 。8086CPU 的 1MB 存储空间由（ 奇 ）库和（ 偶 ）库组成，每个库的最大容量为（ 512KB） ；控制线 /BHE 控制（ 奇 ）库的有效；地址线A0 控制（ 偶 ）库的有效。若控制线 /BH

37、E = 0 、地址线 A0 = 0 ，可完成（ 16 ）位数据操作；若。控制线/BHE= 1 、地址线 A0 = 0 ，可完成（低 8 ）位数据操作。8086CPU 从存储器单元中读取数据时，控制线 /RD 应输出（ 低 ）电平、 /WR 应输 出（ 高 ） 电平； 8086CPU 向存储器单元中写入数据时， 控制线 /RD 应输出 （ 高 ） 电平、 /WR 应输出（ 低 ）电平。 计算机中存储器按（ 字节 ）组织，即每个存储单元含（ 8 ）个二进制位。 堆栈操作应满足（ 先进后出 ）的原则；指令队列应满足（ 先进先出 ）的原则。 堆栈操作中， SP 总是指向堆栈的（ 堆顶 ） 。CPU 寻

38、址外设有（ 独立编址 ）和（ 统一编址 ）两种方式， 8086CPU 采用（ 独 立编址 ） 。8086CPU 寻址外设为独立编址方式，使用专门的指令为（ IN ）和（ OUT ） 。I/O 端口与存储器统一编址的主要优点是（ 不需要专用控制线判别 ） 。I/O 端口与存储器独立编址的主要优点是（ I/O 端口不占用存储器单元） 。8086CPU 地址/数据线复用线在（T1 ）时刻分离地址线，此时8086CPU 控制线ALE （地址允许信号） 应输出（ 高 ）电平。当存储器的读取时间大于CPU 的读出时间时， 8086CPU 根据控制线 READY 的状态，应在周期（T3与T4）间插入（ 等待

39、 ）周期。若 8086CPU 工作于最小工作方式， 控制线 MN/MX 应接 （ 高 ） 电平； 若 8086CPU工作于最大工作方式，控制线 MN/MX 应接（ 低 ）电平。当 8086CPU 向存储器写数据时，控制线DT/R 应输出（ 高 ）电平；当 8086CPU从存储器读数据时，控制线 DT/R 应输出（ 低 ）电平。规则字既应从存储器的（ 偶 ）地址存放（ 字以上 ）数据；非规则字既应从存储器的（ 奇 ）地址存放（ 字以上 ）数据。8086CPU 可访问（ 64K ）个 I/O 字节端口； （32K ）个 I/O 字端口。在数据传送时， DMA 方式与中断方式比较，主要优点是（ 数据

40、传送速度快） 。差错控制法中常用奇偶校验码和 CRC 校验码，在每一字节的末尾增加1 比特的是（ 奇偶校验码） 。8086CPU 中，设堆栈段寄存器（SS） =2000H ；堆栈栈顶指针寄存器（SP） =0100H ，执行指令PUSH SP后，（SP） =（00FEH）;栈顶的物理地址是 （ 200FEH ）。8088CPU 的片内数据线为（16）条，片外数据线为（8）条。8086CPU 的片内数据线为（16）条，片外数据线为（16 ）条。若 CPU 的地址总线宽度为 N ，则可寻址（2N）个存储器单元。8086 工作于最小工作模式时，控制总线由（ CPU 本身 ）产生，工作于最大工作模式时，

41、控制总线由（ 总线控制器 8288 ）产生。CPU 不同功能的控制线具有传送（ 方向 ）和控制（ 电平 ）的特征。从地址/数据复用线中分离出地址信息需用逻辑芯片（锁存器 ） 。地址/数据复用线中的双向数据传送需用逻辑芯片（双向缓冲器） 。8086CPU 的控制线 ALE 接逻辑芯片锁存器的（ 锁存触发有效 ）端。8086CPU 的控制线 /DEL 接逻辑芯片双向缓冲器的（ 片选有效 ）端。8086CPU 的控制线 DT/R 接逻辑芯片双向缓冲器的（ 方向控制 ）端。8086CPU 采用指令流水线结构的特点是为了提高（ CPU 执行速度） 。三：判断题8086CPU和8088CPU都是16位微处

42、理芯片（ X ）。8086CPU和8088CPU的片内数据线均为 16位（V）8086CPU和8088CPU的片外数据线均为 16位（X）。8086CPU和8088CPU的字长均为 16位（ X ）。8086CPU中一个字数据可存放在一个存储单元（X）。8086CPU和8088CPU的地址线均为 20位（ V ）。8086CPU中，数据线 D0D15和地址线 A0A15为复用引脚（V）。8088CPU中，数据线 D0D15和地址线 A0A15为复用引脚（X）。若CPU的地址线为N条，则可寻址2N个存储器单元（ V ）。当计算机主频确定后，数据线条数愈多则处理数据的能力愈强（，）。当计算机主频确

43、定后，地址线条数愈多则处理数据的能力愈强（X）。8086CPU和8088CPU的指令队列长度均一样（ X ）。执行转移指令时，指令队列中的原内容不变（x ）。8086CPU中的通用寄存器仅能 16位操作（ X ）。8086CPU的16位标志寄存器中每位均有确定含义（X ）。8086CPU的EU单元中，ALU为16位加法器（ V）。8086CPU的BIU单元中，地址加法器为 16位加法器（ X ）。8086CPU的EU单元直接经外部总线读取数据（X）。8086CPU的BIU单元直接经外部总线读取数据（ V与堆栈操作有关的寄存器有 SS SP和BP （ V ）。8086CPU的堆栈操作应满足先进后

44、出的原则（，）。8086CPU的指令队列操作应满足先进后出的原则（X ）。堆栈指针寄存器 SP总是指向堆栈的栈顶（V）。堆栈基址寄存器BP总是指向堆栈的栈底（X）。与程序操作有关的寄存器有CS和IP （ V ）。与源数据块操作有关的寄存器有DS和SI （ V ）。与目的数据块操作有关的寄存器有ES和DI （ V ）。寄存器BX可8位操作也可16位操作（V）。寄存器BP可8位操作也可16位操作（X）。寄存器ES可8位操作也可16位操作（X）。从CPU的地址/数据复用线中分离地址线需用缓冲器（X ）。）。）。）。8086CPU 允许在一个存储单元中存入 8位数据或者16位数据（计算机的内存储系统中

45、，每个存储单元仅能存放 8 位二进制数（物理地址确定后，逻辑地址具有唯一性（x ）。由于 8086CPU 有 20 条地址线，所以有一个20 位的地址寄存器（8086CPU 有 20 条地址线，所以可寻址8086CPU 有 20 条地址线，所以可寻址1MB的存储空间（V）。1MB 的 I/O 端口（X）。8086CPU可寻址64K个字节数据的I/O端口（,）。8086CPU可寻址64K个字数据的I/O端口（ X ）。8086CPU对存储器单元和I/O端口进行统一编址（ X ）。？8086CPU的1MB存储空间可分为若干个逻辑段（，）。8086CPU的每个逻辑段的存储容量不能超过64KB （ V

46、 ）。8086CPU不允许多个逻辑段重叠或交叉（X ）。8086CPU允许代码段和数据段重叠（V ）。规则字即存放字节数据的存储单元地址必顺为偶地址（x ）。规则字即存放字数据的存储单元地址必顺为偶地址（V ）。规则字、非规则字的读写周期数均一样（x ）。）。）。8086CPU为了完成16位数据的读取，将内存储系统分为奇库和偶库（ V8088CPU为了完成16位数据的读取，将内存储系统分为奇库和偶库（ X奇库的8位数据线接16位数据总线的低 8位（X）。偶库的8位数据线接16位数据总线的低 8位（V）。当控制线/BHE输出高电平时，可完成 16位数据传送（ X ）。8086系统中，存储器偶库的

47、片选有效控制信号由地址线A0提供（ V ）。8086系统中，存储器奇库的片选有效控制信号由控制线/BHE提供（ V ）。8088系统中有控制线/BHE （ X ）。8088CPU将1MB的存储空间分为奇库和偶库（ X ）。8086CPU的字存储中，低地址存字的高8位，高地址存字的低8位（X）。8086CPU的字存储中，低地址存字的低8位，高地址存字的高8位（V）。寄存器寻址比存储器寻址的运算速度快（V ）。执行转移指令时，指令队列中的原内容不变（X ）。若指令中源、目的操作数均为寄存器操作数，则总线操作无效（，）。在8086CPU的引脚中，地址线引脚和数据线引脚是复用的（V）。在8086CPU

48、的引脚中，控制线引脚和数据线引脚是复用的（X）。）。8086CPU 在总线周期的 T1 时刻从地址 /数据复用线中分离出地址信息（8086CPU在总线周期的T1时刻从地址/数据复用线中分离出数据信息（ X ）。在总线周期的T1时刻分离出的地址信息应在整在总线周期内保持（V ）。从CPU的地址/数据复用线中分离地址线需地址锁存器（，）。8086CPU的控制线ALE在总线周期的T1时刻输出高电平（ V ）。当控制线READY输出高电平时，应在周期T3、T4间插入等待周期（ V ）。控制线/DEL输出低电平时，双向缓冲器片选有效（V ）。控制线DT/R输出低电平时，CPU写数据有效（ X ）。控制线

49、DT/R控制存储器芯片读写有效端（ X ）。控制线/RD控制存储器芯片读有效端（ V控制线RESET输入高电平复位后，段寄存器 CS中的值为全0（ X ）。8086CPU上电复位后，执行第一条指令的实际地址为FFFF0H （，）。8086CPU上电复位后，数据段寄存器 DS中的值为全0（ V ）。8086CPU的中断向量表由128个字节构成，可提供 32个中断向量（V）。PC/XT机的中断向量表由128个字节构成，可提供 32个中断向量（X）。执行INT 10H时，中服程序的入口地址在00040H开始存放（ V ）。每一个中服程序的入口地址占用中断向量表的4个地址（，）。段基址：段内偏移地址当

50、可屏蔽中断INTR获得高电平时有可屏蔽中断请求发生（V ）。当非屏蔽中断/NMI获得高电平时有非屏蔽中断请求发生（X ）。）。置1）。 清0响应可屏蔽中断INTR 的条件是控制标志位IF 必须清 0 （响应非屏蔽中断NMI 的条件是控制标志位IF 必须置 1（8086CPU响应中断后应将标志位 IF和TF置1（ X ）。只将IF置18086CPU工作于最小工作模式时，控制线由 8086CPU提供（ V ）。） 。 由总线） 。 80386 也是的8086CPU 工作于最大工作模式时，控制线由 8086CPU 提供（控制器 8288 提供80486CPU 的数据总线和地址总线都是32 位（四：简

51、答题计算机中， CPU 的地址线与访问存储器单元范围的关系是什么？：在计算机中，若CPU 的地址线引脚数为 N 条，则访问存储器单元的数量为2N 个，访问存储器单元范围为02N-1 。8086CPU 中指令队列的功能和工作原理？： 8086CPU 中指令队列的功能是完成指令的流水线操作。 BIU 单位经总线从程序存储器中读取指令并放入指令队列缓冲器， EU 单元从指令队列缓冲器中获取指令，因EU 并未直接从程序存储器中读取指令，而是经指令队列缓冲，使取指和执指能同时操作，提高了 CPU 的效率。8086CPU 的堆栈操作原理？： 8086CPU 的堆栈是一段特殊定义的存储区，用于存放CPU 堆

52、栈操作时的数据。在执行堆栈操作前，需先定义堆栈段SS堆栈深度（栈底）和堆栈栈顶指针SP。数据的入栈出栈操作类型均为 16位，入栈操作时，栈顶指针值先自动减2 （SP=SP-2） ，然后 16位数据从栈顶处入栈；出栈操作时， 16位数据先从栈顶处出栈， 然后栈顶指针值自动加2（ SP=SP+2） 。8086CPU 的最小和最大工作模式的主要不同点？： CPU 的控制线应用方式不同：在最小工作模式下，计算机系统的所需的控制线由CPU 直接提供；在最大工作模式下， CPU 仅为计算机系统提供必要的控制线，而系统所需的控制线由专用芯片总线控制器8288 产生。计算机系统复杂度不同：在最小工作模式下，计

53、算机系统仅用单处理器（8086 ）组成，系统结构简单且功能也较小；在最大工作模式下，计算机系统由多处理器组成，除8086CPU 外，还有总线控制器8288 和协处理器 8087 。8086CPU 中的 EU 单元， BIU 单元的特点？： 8086CPU 为实现指令的流水线操作，将CPU 分为指令执行单元EU 和总线接口单元 BIU 。 EU 与一般 CPU 的结构基本相同，含运算器ALU 、寄存器、控制器和内部总线，但 EU 不从存储器中直接读取指令。 BIU 是 8086CPU 的总线接口单元，主要功能有两点，第一是经总线从存储器中获得指令和数据，指令送指令队列缓冲器，以便 EU 从指令队

54、列获取指令；数据经片内数据总线送CPU 中的相关寄存器；第二是 20 位物理地址的形成， 8086CPU 中所有寄存器均是16 位的， BIU 中的地址加法器的入端为 16 位段首地址和 16 位段内偏移地址， 出端为 20 位的实际地址， 20 位地址经线完成对存储器单元或I/O 端口的访问。什么叫物理地址？什么叫逻辑地址？：物理地址：完成存储器单元或I/O 端口寻址的实际地址称为物理地址， CPU 型号不同其物理地址不问，例 8080CPU 的物理地址16 位、 8086CPU 的物理地址 20 位、80286CPU 的物理地址24 位。 逻辑地址： 物理地址特殊表示方式， 例如 8086

55、CPU 中用 16位段首逻辑地址和16 位段内偏移逻辑地址表示20位的物理地址。物理地址是惟一的，而逻辑地址是多样的。8086CPU 和 8088CPU 的主要区别？： CPU 内部的区别： 8086 的指令队列缓冲器为 6 字节， 8088 为 4 字节； CPU 数据总线的区别： 8086 的数据总线宽度为 16 位， 8088 为 8 位； CPU 控制线的区别： 因 8086 可一次进行16 位数据的操作， 可用控制线/BHE 和地址线 A0 完成对奇偶存储库的选择， 8088 一次只能对 8 位数据的操作，无控制线 /BHE 的功能。 8086与 8088 比较，存储器和 I/0 选

56、择控制线的控制电平相反。8086CPU 的 6 个状态标志位的作用是什么？： 6 个状态标志位为 CF、 OF 、 ZF、 SF、 AF 和 PF。 CF 是无符号数运算时的进位或借位标志，无进位或借位时CF=0 ，有进位或借位时CF=1 ； OF 为有符号数运算时的溢出标志，无溢出时OF=0 ，有溢出时OF=1 ； ZF 是两数运算时的值0 标志，运算结果不为 0， ZF=0 ，运算结果为 0 ， ZF=1 ； SF 是有符号数运算时运算结果符号的标志，运算结果为正时SF=0 ，运算结果为负时SF=1 ； AF 是辅助进位标志，若D3位到D4位无进位时（或 D4位到D3位无借位时），AF=0

57、,若D3位到D4位有进位时（或D4位到D3位有借位时），AF=1 ; CF是运算结果的奇偶校验标志，若运算为奇个 1 ，则 PF=0 ，若运算为偶个1 ，则 PF=1 。8086CPU 的 3 个控制标志位的作用是什么？： 3 个控制标志位是IF 、 DF 和 TF 。 IF 是可屏蔽中断中断允许控制位，当 IF=0 时，有可屏蔽中断请求，但未中断响应产生，当 IF=1 时，有可屏蔽中断请求必有中断响应产生； DF 是数据串操作时的自动增量方向控制位，当 DF=0 时，地址增量方向为自动加，当 DF=1 时，地址增量方向为自动减； TF 是指令单步调试陷阱控制位，当TF=0 时无指令单步调试操

58、作，当 TF=1 时有指令单步调试操作。8086CPU 的 1M 存储空间可分为多少个逻辑段个每段的寻址范围是多少？： 8086CPU 的 1M 存储空间可分为任意个逻辑段，段与段之间可连续也可不连续，可重叠也可相交。但每个分配逻辑段的寻址范围不能大于64K 。什么是统一编址，分别编址 ? 各有何特点？【解】：统一编址：存储器单元地址和I/O端口地址在同一个地址空间中分配。由于 I/O端口地址占用存储器单元地址，减少了存储器的寻址空间，访问存储器单元和I/O端口可用相同的指令；分别编址：存储器单元地址和I/O端口地址在不同的地址空间中分配。存储器和I/O端口都有独立且较大的寻址空间，CPU需要

59、用门的控制线来识别是访问存储器还是访问I/O端口，访问存储器单元和I/O端口要用不相的指令。8086CPU控制线/BHE,地址线A0对存储器奇偶库的作用是什么？【解】：8086CPU对存储器进行组织时， 每一存储单元地址中仅能存放8位二进制数据，所以8086在进行16位数据操作时需同时访问两个8位的存储单元。奇库中存放 16位数据白高8位，即D8Di5,控制线/BHE为奇库片选控制，偶库中存放16位数据的高8位，即DoD7, A0为偶库片选控制。 当/BHE=0且Ao=0时，奇偶库片选均有效， 可完成16位数据（DDi5）的同时操作。当/BHE=1且A0=0时，奇库片选无效，偶 库片选有效，只

60、能完成 8位数据（D0D7）的操作。当/BHE=0且A0=1时，奇库片 选有效，偶库片选无效，只能完成 8位数据（D8D15）的操作。什么是基本总线周期，扩展总线周期？【解】：8086CPU的基本总线周期由 4个时钟周期组成， 令为、T2、T3和14。在时亥L CPU的地址/数据复用线上发出地址信息，用于存储器单元或I/O端口的寻址。T2T4期间，在CPU的地址/数据复用线和存储器单元或I/O端口间实现数据传送。扩展总线周期是在基本总线周期的基础上，根据特殊要求加入等待周期Tw和空闲周期Tt。为了保证高速 CPU与低速存储器或I/O接口的数据读写， 在控制线READY的控制 下，可在T3与T4间插入一个或多个等待周期Two当CPU暂时不需要经总线传送数据时，可在T4后插入一个或多个等待周期Tt。在8086CPU中，控制线 ALE的作用是什么？【解】：控制线ALE的作用是在总线周期 T1时，完成地址/数据复用线上地址信息的分离。 ALE用于控制锁存器的锁存控制端，在T1时ALE输出高电平锁存地址信息， 在T2T4间ALE输出低电平保持地址信息。在8086CPU中，控制线 DEN、DT/ R的作用是什么?【解】：控制线DEN、DT/ R的作用是完成对双向数据缓冲器芯片的控制。CPU的地址/数据复用线经数据缓冲器与数据总线相连接，当控制线DEN