P阱CMOS芯片制作工艺设计.ppt
《P阱CMOS芯片制作工艺设计.ppt》由会员分享,可在线阅读,更多相关《P阱CMOS芯片制作工艺设计.ppt(41页珍藏版)》请在装配图网上搜索。
P阱CMOS芯片制作工艺设计,制作:韩光、黄云龙、 黄文韬,设计任务,一、MOS管的器件结构参数确定,NMOS管参数设计与计算 PMOS管参数设计与计算,NMOS管参数设计与计算,特性指标要求: n沟多晶硅栅MOSFET:阈值电压VTn=0.5V, 漏极饱和电流IDsat1mA, 漏源饱和电压VDsat3V,漏源击穿电压BVDS=35V, 栅源击穿电压BVGS20V, 跨导gm2mS, 截止频率fmax3GHz(迁移率n取600cm2/Vs),NMOS管参数设计与计算,由 得 从而有:,NMOS管参数设计与计算,饱和电流: 跨导: 于是取:W/L 13.4,NMOS管参数设计与计算,由截止频率: 知:L 3.1um 由 和经验公式: 知:,NMOS管参数设计与计算,又因为阈值电压: 其中: 将 带入以上各式可得: 0.48V 与要求,0.5V 相差不多,故 满足要求,NMOS管参数设计与计算,最后由: 故综上取: 则:W=30um,PMOS管参数设计与计算,特性指标要求: p沟多晶硅栅MOSFET:阈值电压VTp= -1V, 漏极饱和电流IDsat1mA, 漏源饱和电压VDsat3V,漏源击穿电压BVDS=35V, 栅源击穿电压BVGS=25V, 跨导gm0.5mS, 截止频率fmax1GHz(迁移率p=220cm2/Vs),PMOS管参数设计与计算,由 得 从而有:,PMOS管参数设计与计算,饱和电流: 跨导: 于是取:W/L 12.2,PMOS管参数设计与计算,截止频率: 知:L 3.24um 由 和经验公式: 知:,PMOS管参数设计与计算,又因为阈值电压: 其中: 将 带入以上各式可得: 与-1V相比相差稍微有点大,故作微调取: 此时: 满足要求,PMOS管参数设计与计算,最后由: 故综上取: 则:W=60um 注:这里无论是NMOS还是PMOS的计算都是以理想 在计算,实际做时要考虑安全余量适当做厚点,因为 为了保持电流连续性一般取PMOS 的宽长比为NMOS的2倍,P阱CMOS芯片的工艺流程,二、P阱CMOS芯片的工艺流程如下:,衬底制备,初始氧化,阱区光刻,P阱区注入及推进,场氧化及 去除,有源区光刻,淀积,预栅氧化及P管 注入,栅氧及多晶硅 淀积、掺杂 光刻,P+区光刻及注入,N+区光刻及注入,Al淀积、光刻及 合金,引线空光刻,PGS淀积及源漏 区推进,N管场区光刻, 场注入,P阱CMOS芯片的工艺流程,1.衬底制备 由于CMOS器件对界面电荷特别敏感,衬底与 界面态尽可能低,因此选择 晶向为 的N型硅做衬底,电阻率约为,的N型硅衬底,P阱CMOS芯片的工艺流程,2.初始氧化 为阱区的选择性刻蚀和随后的的阱区深度注入做工艺准备。阱区掩蔽氧化介质层的厚度取决于注入和推进的需要。这是P阱硅栅CMOS集成电路制造工艺流程序列的第一次氧化。,N-Si衬底,P阱CMOS芯片的工艺流程,3.阱区光刻 是P阱硅栅CMOS集成电路制造工艺的第一次光刻,具体包括:涂胶、前烘、曝光、显影、坚膜、腐蚀、去胶等工序, 刻蚀除P阱区注入窗口。,P阱CMOS芯片的工艺流程,4.P阱注入及推进(第一次注入) 次步是P阱硅栅CMOS集成电路制造工艺流程中第一次注入掺杂,P阱注入及推进主要是形成P阱区。,P阱CMOS芯片的工艺流程,5.剥离阱区氧化层 6.热生长垫氧化层 目的是消除 界面间应力,第二次氧化 7.LPCVD淀积,P阱CMOS芯片的工艺流程,8.有源区光刻:即第二次光刻,P阱CMOS芯片的工艺流程,9.N沟MOS管场区光刻:即第三次光刻 以光刻胶作为掩蔽层,刻蚀除N沟MOS管场区的注入窗口。 10.N沟MOS管P+注入:第二次注入 N沟MOS管场区P+的注入首要目的是增强阱区上沿位置处的隔离效果,同时场区重掺杂注入客观上组织了场区寄生MOS管工作 综合9、10两个步骤如图:,P阱CMOS芯片的工艺流程,11.局部氧化:第三次化 目的:生长场氧化层 12.剥离 和 的缓冲层 综合11、12两个步骤如图:,P阱CMOS芯片的工艺流程,13.热氧化生长栅氧化层:第四次氧化 14.P沟CMOS管沟道区光刻:第四次光刻 15.P沟MOS管沟道区注入(第四次注入):此过程的目的是调整阈值电压 综合13、14、15三个步骤如图:,P阱CMOS芯片的工艺流程,16.生长多晶硅 17.刻蚀多晶硅栅(第五次光刻):形成N沟MOS管和P沟MOS管的多晶硅栅。 综合16、17步骤如图:,P阱CMOS芯片的工艺流程,18.涂光刻胶 19.刻蚀P沟MOS管区的胶膜:第六次光刻 20.注入掺杂P沟MOS管区域(第五次注入):形成CMOS管的源区和漏区。 综合18、19、20三步如图:,P阱CMOS芯片的工艺流程,21.涂光刻胶 22.刻蚀N沟MOS管区域的胶膜:第七次光刻 23.注入掺杂N沟MOS管区域(第六次注入):形成MOS管的源漏区。 24.生长磷硅玻璃:对器件隔离保护。 综合21、22、23、24四步如图:,P阱CMOS芯片的工艺流程,25.引线孔光刻:第八次光刻 如下图:,P阱CMOS芯片的工艺流程,P阱CMOS芯片的工艺流程,26.真空蒸铝 27.铝电极反刻 综合26、27两步如图:,Al,PSG,薄膜加工工艺参数计算,三、薄膜加工工艺参数计算 (1)阱区注入时掩蔽膜厚度的计算以及验证和生长 离子注入 P阱形成 高温推进 由P阱的方块电阻 B注入补偿后的杂质计量,薄膜加工工艺参数计算,由衬底电阻率 查表可知 若P阱结深5um 则补偿杂质剂量 与 相比可以忽略,故注入剂量: 若取注入能量E=45kev则 离子注入后采用快速热退火使杂质充分活化和晶格损伤降至最低。最后在T=1200 下进行推进达到结深要求,当T=1200 时 注入后的 推进 可以看做有限表面源扩散则推进所需时间为: 根据最小掩蔽膜公式对于CMOS器件: T=1200 时 =0.62um 对于实际器件掩蔽膜厚度应为 的1.52倍,薄膜加工工艺参数计算,故氧化掩蔽膜厚度为1.24um 采用干-湿-干法生成 对于 : T=1200 时 干氧: 湿氧: 第一步:15min干氧 由: 知:,薄膜加工工艺参数计算,薄膜加工工艺参数计算,第二步:湿氧135min 先将前部干氧对次步的影响算出: =1.16um 采用公式: 得: 第三步:干氧15min 先将前部干氧对次步的影响算出: =2150.7min,薄膜加工工艺参数计算,采用公式: 得: 所以综上:掩蔽膜厚度即符合结深要求,又有适当工艺生成。 (2)生长600 的垫氧化层,为了使后道工艺対前道工艺的影响小,此时T取1100 采用干氧生成。 对于 : T=1100 时 由公式: 得:t=23.57min,薄膜加工工艺参数计算,薄膜加工工艺参数计算,(3)生长场氧化层厚度为1um: 选取湿氧工艺,T取1100 则:对于 由公式: 得:t=139.4min (4)栅氧化生长厚度为417 : 选取T=1000 干氧氧化 则:对于,薄膜加工工艺参数计算,由公式: 得:t=45.95min (5)多晶硅栅层淀积:选择LPCVD化学汽相淀积,厚度5000 温度T取600 (6) 膜淀积:选择LPCVD低压化学气相淀积,厚度1000 温度T取600,P阱CMOS芯片制作工艺设 计,结束 Thanks,- 配套讲稿:
如PPT文件的首页显示word图标,表示该PPT已包含配套word讲稿。双击word图标可打开word文档。
- 特殊限制:
部分文档作品中含有的国旗、国徽等图片,仅作为作品整体效果示例展示,禁止商用。设计者仅对作品中独创性部分享有著作权。
- 关 键 词:
- CMOS 芯片 制作 工艺 设计
装配图网所有资源均是用户自行上传分享,仅供网友学习交流,未经上传用户书面授权,请勿作他用。
关于本文