微电子工艺设计课程设计汇本

上传人:仙*** 文档编号:99120739 上传时间:2022-05-31 格式:DOC 页数:10 大小:536KB
收藏 版权申诉 举报 下载
微电子工艺设计课程设计汇本_第1页
第1页 / 共10页
微电子工艺设计课程设计汇本_第2页
第2页 / 共10页
微电子工艺设计课程设计汇本_第3页
第3页 / 共10页
资源描述:

《微电子工艺设计课程设计汇本》由会员分享,可在线阅读,更多相关《微电子工艺设计课程设计汇本(10页珍藏版)》请在装配图网上搜索。

1、 微电子工艺课程设计一、 摘要仿真simulation这一术语已不仅广泛出现在各种科技书书刊上,甚至已频繁出现于各种新闻媒体上。不同的书刊和字典对仿真这一术语的定义性简释小异,以下3种最有代表性,仿真是一个系统或过程的功能用另一系统或过程的功能的仿真表示; 用能适用于计算机的数学模型表示实际物理过程或系统;不同实验对问题的检验。 仿真也即模拟的可信度和精度很大程度上基于建模modeling的可信度和精度。建模和仿真modeling and simulation是研究自然科学、工程科学、人文科学和社会科学的重要方法,是开发产品、制定决策的重要手段。据不完全统计,目前,有关建模和仿真方面的研究论文

2、已占各类国际、国专业学术会议总数的10%以上,占了很可观的份额。集成电路仿真通过集成电路仿真器simulator执行。集成电路仿真器由计算机主机及输入、输出等外围设备硬件和有关仿真程序软件组成。按仿真容不同,集成电路仿真一般可分为:系统功能仿真、逻辑仿真、电路仿真、器件仿真及工艺仿真等不同层次level的仿真。其中工艺和器件的仿真,国际上也常称作“集成电路工艺和器件的计算机辅助设计Technology CAD of IC,简称“IC TCAD。二、 综述这次课程设计要:设计一个均匀掺杂的pnp型双极晶体管,使T=346K时,=173。VCEO=18V,VCBO=90V,晶体管工作于小注入条件下

3、,最大集电极电流为IC=15mA。设计时应尽量减小基区宽度调制效应的影响。要求我们先进展相关的计算,为工艺过程中的量进展计算。然后通过Silvaco-TCAD进展模拟。TCAD就是Technology puter Aided Design,指半导体工艺模拟以及器件模拟工具,世界上商用的TCAD工具有Silvaco公司的Athena和Atlas,Synopsys公司的TSupprem和Medici以及ISE公司已经被Synopsys公司收购的Dios和Dessis 以及Crosslight Software公司的Csuprem和APSYS。这次课程设计运用Silvaco-TCAD软件进展工艺模拟

4、。通过具体的工艺设计,最后使工艺产出的PNP双极型晶体管满足所需要的条件。三、 方案设计与分析各区掺杂浓度及相关参数的计算对于击穿电压较高的器件,在接近雪崩击穿时,集电结空间电荷区已扩展至均匀掺杂的外延层。因此,当集电结上的偏置电压接近击穿电压V时,集电结可用突变结近似,对于Si器件击穿电压为,集电区杂质浓度为:由于BVCBO=90所以Nc=5.824*1015cm-3一般的晶体管各区的浓度要满足NENBNC设NB=10NC;NE=100NB那么:Nc=5.824*1015cm-3;NB=5.824*1016cm-3;NE=5.824*1018cm-3根据室温下载流子迁移率与掺杂浓度的函数关系

5、,得到少子迁移率:;根据公式可得少子的扩散系数:=0.031300=39=0.03330=9.9=0.03150=4.5根据掺杂浓度与电阻率的函数关系,可得到不同杂质浓度对应的电阻率:根据少子寿命与掺杂浓度的函数关系,可得到各区的少子寿命:根据公式得出少子的扩散长度:=集电区厚度Wc的选择Wc的最大值受串联电阻Rcs的限制。增大集电区厚度会使串联电阻Rcs增加,饱和压降VCES增大,因此WC的最大值受串联电阻限制。综合考虑这两方面的因素,应选择WC=8mWb:基区宽度的最大值可按下式估计:取为4可得MAX4.31um可得MIN0.381*10-4由于,所以E-B耗尽区宽度可近视看作全部位于基区

6、,又由,得到大多数C-B耗尽区宽度位于集电区。因为C-B结轻掺杂一侧的掺杂浓度比E-B结轻掺杂一侧的浓度低,所以。另外注意到是基区宽度,是基区中准中性基区宽度;也就是说,对于PNP晶体管,有:,所以基区宽度为,满足条件0.381um4.31um。其中和分别是位于N型区的E-B和C-B耗尽区宽度,在BJT分析中指的就是准中性基区宽度。扩散结深:在晶体管的电学参数中,击穿电压与结深关系最为密切,它随结深变浅,曲率半径减小而降低,因而为了提高击穿电压,要求扩散结深一些。但另一方面,结深却又受条宽限制,由于基区积累电荷增加,基区渡越时间增长,有效特征频率就下降,因此,通常选取:反射结结深为集电结结深为

7、芯片厚度和质量本设计选用的是电阻率为的P型硅,晶向是。硅片厚度主要由集电结深、集电区厚度、衬底反扩散层厚度决定。基区相关参数的计算过程A、预扩散时间PNP基区的磷预扩散的温度取1080,即1353K。单位面积杂质浓度:由上述表1可知磷在硅中有:为了方便计算,取由公式 ,得出基区的预扩散时间: 氧化层厚度 氧化层厚度的最小值由预扩散1353K的时间t=964.84s来决定的,且服从余误差分布,并根据假设可求 ,由一些相关资料可查出磷P在温度1080时在中的扩散系数:考虑到生产实际情况,基区氧化层厚度取为6000。 基区再扩散的时间PNP基区的磷再扩散的温度这里取1200。由一些相关资料可查出磷的

8、扩散系数:由于预扩散的结深很浅,可将它忽略,故,由再扩散结深公式:,而且 ,故可整理为:即经过化简得: 解得基区再扩散的时间: t=7560s=2.1h B、发射区相关参数的计算过程 预扩散时间 PNP发射区的硼预扩散的温度这里取950,即1223K。单位面积杂质浓度:由上述表1可知硼在硅中有:为了方便计算,取由公式 ,得出发射区的预扩散时间: 氧化层厚度 氧化层厚度的最小值由预扩散1353K的时间t=1683s来决定的,且服从余误差分布,并根据假设可求 ,由一些相关资料可查出硼B在温度950时在中的扩散系数:考虑到生产实际情况,基区氧化层厚度取为7000。 发射区再扩散的时间PNP基区的磷再

9、扩散的温度这里取1170,即1443K,那么由于预扩散的结深很浅,可将它忽略,故,由再扩散结深公式:,而且 ,故可整理为:即经过化简得: 解得基区再扩散的时间: t=7200s=2.0h C、氧化时间的计算 基区氧化时间由前面得出基区氧化层厚度是6000,可以采用干氧湿氧干氧的工艺,将6000的氧化层的分配成如下的比例进展氧化工艺: 干氧:湿氧:干氧=1:4:1即先干氧10000.1um,再湿氧40000.4um,再干氧10000.1um取干氧和湿氧的氧化温度为1200干氧氧化1000的氧化层厚度需要的时间为:湿氧氧化4000的氧化层厚度需要的时间为:所以,基区总的氧化时间为: 发射区氧化时间

10、由前面得出发射区氧化层厚度是7000,可以采用干氧湿氧干氧的工艺,将7000的氧化层的分配成如下的比例进展氧化工艺: 干氧:湿氧:干氧=1:5:1即先干氧10000.1um,再湿氧50000.5um,再干氧10000.1um取干氧和湿氧的氧化温度为1200,由图7可得出:干氧氧化1000的氧化层厚度需要的时间为:湿氧氧化5000的氧化层厚度需要的时间为:所以,发射区总的氧化时间为:四、 方案综合评价与结论# Go atlas # mesh x.m l=0 spacing=0.15 x.m l=0.8 spacing=0.15 x.m l=1.5 spacing=0.12 x.m l=2.0 s

11、pacing=0.15 # y.m l=0.0 spacing=0.006 y.m l=0.06 spacing=0.005 y.m l=0.30 spacing=0.02 y.m l=1.0 spacing=0.12 # region num=1 silicon electrode num=1 name=emitter left length=0.8 electrode num=2 name=base right length=0.5 y.max=0 electrode num=3 name=collector bottom # doping reg=1 uniform n.type con

12、c=5e15 doping reg=1 gauss n.type conc=1e18 peak=1.0 char=0.2doping reg=1 gauss p.type conc=1e18 peak=0.05 junct=0.15 pnp型双极晶体管设计,通过查阅大量的资料,借鉴别人成功的设计,从中得到自己有用的东西,自己慢慢吸收。从知之甚少到一点点设计,最终成功完成了本次设计,通过仿真软件仿真可以知道此次设计根本符合题目要求的参数值。由于自己理论知识较为匮乏,对实际生活中的工艺水平不怎么了解,所以设计还是存在一些问题,参数有着一些误差。五、 体验与展望在为期一周的时间里,我们对于微电子工艺

13、这门课程进展了相应的微电子工艺课程设计。期间对于微电子工艺、微电子器件物理、微电子器件工艺和半导体物理的有关知识进展了复习,在运用中更加深刻的理解了咱们电子与科学专业方向之一的微电子工艺方向的技术。但是也深深体会到了对于理论知识的缺乏,以及运用时候思路的单调,并不能够提出新颖的方案,拘泥于固定思维的我们,更应该利用课程设计以及其他实践时机拓展自己的思维。?微电子工艺?是继?微电子器件物理?、?微电子器件工艺?和?半导体物理?理论课之后开出的有关微电子器件和工艺知识的综合应用的课程,使我们系统的掌握半导体器件,集成电路,半导体材料及工艺的有关知识的必不可少的重要环节。六、 参考文献1.?集成电路制造技术?,电子工业,王蔚等著,2000年2.?半导体物理?,电子工业,恩科等著,2006年3.?半导体仿真工具silvaco学习资料?,网络,化龙居士,2009年10 / 10

展开阅读全文
温馨提示:
1: 本站所有资源如无特殊说明,都需要本地电脑安装OFFICE2007和PDF阅读器。图纸软件为CAD,CAXA,PROE,UG,SolidWorks等.压缩文件请下载最新的WinRAR软件解压。
2: 本站的文档不包含任何第三方提供的附件图纸等,如果需要附件,请联系上传者。文件的所有权益归上传用户所有。
3.本站RAR压缩包中若带图纸,网页内容里面会有图纸预览,若没有图纸预览就没有图纸。
4. 未经权益所有人同意不得将文件中的内容挪作商业或盈利用途。
5. 装配图网仅提供信息存储空间,仅对用户上传内容的表现方式做保护处理,对用户上传分享的文档内容本身不做任何修改或编辑,并不能对任何下载内容负责。
6. 下载文件中如有侵权或不适当内容,请与我们联系,我们立即纠正。
7. 本站不保证下载资源的准确性、安全性和完整性, 同时也不承担用户因使用这些下载资源对自己和他人造成任何形式的伤害或损失。
关于我们 - 网站声明 - 网站地图 - 资源地图 - 友情链接 - 网站客服 - 联系我们

copyright@ 2023-2025  zhuangpeitu.com 装配图网版权所有   联系电话:18123376007

备案号:ICP2024067431-1 川公网安备51140202000466号


本站为文档C2C交易模式,即用户上传的文档直接被用户下载,本站只是中间服务平台,本站所有文档下载所得的收益归上传人(含作者)所有。装配图网仅提供信息存储空间,仅对用户上传内容的表现方式做保护处理,对上载内容本身不做任何修改或编辑。若文档所含内容侵犯了您的版权或隐私,请立即通知装配图网,我们立即给予删除!