《多功能数字钟数电课程设计实验报告》由会员分享，可在线阅读，更多相关《多功能数字钟数电课程设计实验报告（14页珍藏版）》请在装配图网上搜索。
1、（ 数电课程设计 ）实 验 报 告（理工类） 2012 至 2013 学年度第 二 学期课程名称 多功能数字钟电路设计 系别班级 电气系11级电子信息工程一班 指导教师 周旭胜 学号姓名 耿王鑫1109121011、谷和伟1109121012 贺 焕1109121013、黄兴荣1109121014 解 军1109121015、井 波1109121016 李 丰1109121017、李小飞1109121018 梁富慧1109121019 目录一、设计要求及任务1二、 系统设计方案2三、 器件选择21、74LS16022、74LS10743、74LS9054.LED显示屏5四、六十进制“秒”计数器
2、设计6五、六十进制“分”计数器设计7六、二十四进制“时”计数器设计8七、分频网络的设计9八、开关校时电路的设计10九、整点报时电路的设计10十、系统整体电路设计11十一、改进意见及收获体会12一、设计要求及任务数字钟是一种用数字显示秒、分、时的计时装置，与传统的机械钟相比，它具有走时准确、显示直观、无机械传动装置等优点，因而得到了广泛的应用：小到人们日常生活中的电子手表，大到车站、码头、机场等公共场所的大型数显电子钟。多功能数字钟由以下几部分组成：校正电路；六十进制的秒、分计数器和二十四进制的时计数器；秒、分、时的数码显示部分；报时电路等。设计要求：1、显示格式为小时-分钟-秒钟2、整点报时，
3、在整点前5秒LED开始按照1Hz频率闪烁，过整点后停止闪烁。3、对系统始终进行分频4、具有开关调节功能，其中S1开关调节小时，S2调节分钟，S3复位二、 系统设计方案数字钟的组成框图如图1所示分别由显示电路，译码电路，计数器，校时电路，校分电路，和脉冲产生电路。时显示器分显示器秒显示器24进制计数器60进制计数器60进制计数器整点报时校时电路秒脉冲图1、总体框图三、 器件选择1、74LS16074LS160为十进制同步加法计数器逻辑功能描述如下：由逻辑图与功能表知，在CT74LS160中LD为预置数控制端，D0-D3为数据输入端，C为进位输出端，RD为异步置零端，Q0-Q3位数据输出端，EP和
4、ET为工作状态控制端。当RC=0时所有触发器将同时被置零，而且置零操作不受其他输入端状态的影响。当RC=1、LD=0时，电路工作在预置数状态。这时门G16-G19的输出始终是1，所以FF0-FF1输入端J、K的状态由D0-D3的状态决定。当RC=LD=1而EP=0、ET=1时，由于这时门G16-G19的输出均为0，亦即FF0-FF3均处在J=K=0的状态，所以CP信号到达时它们保持原来的状态不变。同时C的状态也得到保持。如果ET=0、则EP不论为何状态，计数器的状态也保持不变，但这时进位输出C等于0。当RC=LD=EP=ET=1时，电路工作在计数状态。从电路的0000状态开始连续输入16个计数
5、脉冲时，电路将从1111的状态返回0000的状态，C端从高电平跳变至低电平。利用C端输出的高电平或下降沿作为进位输出信号。逻辑功能表如下：表一、74LS160逻辑功能CPEP ET工作状态0 置零10 预置数110 1保持11 0保持（但C=0）111 1计数逻辑框图如图1： 逻辑符号如图2： 2、74LS10774LS107带清除功能下降沿J-K触发器其功能表如下图管脚图如下3、74LS904.LED显示屏 LED显示屏是由发光二极管排列组成的一显示器件。它采用低电压扫描驱动，具有：耗电少、使用寿命长、成本低、亮度高、故障少、视角大、可视距离远、规格品种全等特点。目前LED显示屏作为新一代的
6、信息传播媒体，已经成为城市信息现代化建设的标志。管脚分别接输出段的、图形显示如下图所示：图、LED显示屏5、74LS24874LS248，七段译码器，输出高电平有效，适合于共阴极接法的七段数码管使用 A3，A2，A1，A0，为 8421BCD 码输入，a,b,c,d,e,f,g 为七段数码输出，LT 为试灯输入信号，用来检查，数码管的好坏，IBR 为灭零输出信号，用来动态灭零，IB/QBR 为灭灯输出信号，该端既可以作输入也可以作输出,功能表如图所似：四、六十进制“秒”计数器设计1、所需器件 两块中规模集成十进制计数器74LS160，两个BCD七段锁存译码驱动器45112、原理图、六十进制秒计
7、数器，它由两块中规模集成十进制计数器74LS160，一块组成十进制，另一块组成六进制。组合起来就构成六十进制计数器，如图3.1所示六十进制计数器。六进制采用的是置零法范围为05，当第六个脉冲到来的瞬间置零，构成六进制计数器。五、六十进制“分”计数器设计1、所需器件与六十进制“秒”计数器所用器件相同。2 、原理图六十进制分计数器，它由两块中规模集成十进制计数器74LS160，一块组成十进制，另一块组成六进制。组合起来就构成六十进制计数器，如图5.1所示六十进制计数器。六进制采用的是置零法，其变化范围为05，当第六个脉冲到来的瞬间置零，构成六进制计数器。与六十进制秒计数器相同。六、二十四进制“时”
8、计数器设计1、所需器件与六十进制“秒”计数器所用器件相同。2、 原理图二十四进制时计数器，它由两块中规模集成十进制计数器74LS160，一块组成四进制，另一块组成二进制。组合起来就构成二十四进制计数器七、分频网络的设计1、所需器件4个74LS160计数器， 1个74LS107带清除功能下降沿J-K触发器，2个74LS90异步计数器2、原理图如下本模块是将时钟模块的50MHz经过分频得到为1Hz八、开关校时电路的设计1、原理S1、S2控制是通过分别给时、分所用74LS160计数器脉冲输入端一高电平脉冲信号，使其计数加一，S3复位是将脉冲信号加在74LS160计数器RD端2、原理图九、整点报时电路
9、的设计电路应在整点前 1秒钟内开始整点报时，即当时间在 59 分 55 秒时，报时电路发出报时控制信号，秒显示屏开始以每秒一次的频率闪烁。当时间在 59 分 55 秒时，分十位、分个位和秒十位均保持不变，分别为 5、9 和 5，因此可将分计数器十位的 Qc 和Qa、个位的 Qd 和 Qa及秒计数器十位的 Qc 和 Qa相与，再与妙个位55-59组成的电路相连，从而产生报时控制信号。实验控制原理图如下图蓝色框中所圈十、系统整体电路设计总体电路原理图如下图所示： 本次设计的总体电路整体工作原理大体描述如下： 1、首先，由2个74LS90异步计数器、一个74LS107JK触发器和4个74LS160组
10、成一个多谐振荡器得到1HZ的秒脉冲，秒脉冲发生器的输出端接到每个计数器的时钟输入端。2、数字钟的分、秒计数部分均为六十进制计数器（显示0059），采用两片74LS160来实现。个位为十进制，十位为六进制，当个位计数到9时，再来一个脉冲变成0，同时产生一个进位信号，给十位提供一个脉冲，使十位计数加1。而数字钟的时计数部分为二十四进制计数器（显示0023），也是采用两片74LS160实现。当开始计数时，个位按十进制计数，当计到23时，这时再来一个脉冲，回到“零”。所以，这里必须使个位既能完成十进制计数，又能在高低位满足“23”这一数字后，十计数器清0，图中采用了十位的2和个位的3相“与非”后再清0
11、。当秒计数器计到59时，再来一个脉冲变成00，同时产生一个进位信号给分计数器的CP输入端；当分计数器计到59时，再来一个脉冲变成00，同时产生一个进位信号给时计数器的CP输入端；当时计数器计到23时，再来一个脉冲变成00。 3、数字钟的校正部分主要是通过开关实现的。当进行校正时，打开开关S1，每按一次，时钟计数加一，每按一次开关S2，分钟计数加一，当按下开关S3时，进行时钟系统复位，复位后全部显示为00-00-00. 4、当计数器在每次计到整点时，需要提前五秒报时，这可采用译码电路来解决，即当分为59时，且秒计数到55时，输出一高电平，经过一系列门电路驱动，完成整点报时。并用multisim软
12、件对整个电路进行仿真。十一、改进意见及收获体会1、心得与体会通过这次对数字钟的设计与制作，让我了解了设计电路的程序，也让我了解了关于数字钟的原理与设计理念，要设计一个电路总要先用仿真仿真成功之后才实际接线的。但是最后的成品却不一定与仿真时完全一样，因为，再实际接线中有着各种各样的条件制约着。而且，在仿真中无法成功的电路接法，在实际中因为芯片本身的特性而能够成功。所以，在设计时应考虑两者的差异，从中找出最适合的设计方法。通过这次学习，让我对各种电路都有了大概的了解，所以说，坐而言不如立而行，对于这些电路还是应该自己动手实际操作才会有深刻理解。本次实验是基于multisim的基础上做的，通过本次实验我也比较全面的了解了multisim软件的使用。2、结论由震荡器、秒计数器、分计数器、时计数器、BCD-七段显示译码/驱动器、LED七段显示数码管设计了数字时钟电路，经过仿真得出较理想的结果，说明电路图及思路是正确的，可以实现所要求的基本功能：计时、显示精确到秒、时分秒校时。13
多功能数字钟数电课程设计实验报告
