三位计数器的课程设计

《三位计数器的课程设计》由会员分享，可在线阅读，更多相关《三位计数器的课程设计（16页珍藏版）》请在装配图网上搜索。

1、供用电技术专业电子课程设计三位计数器的课程设计第一章 选题目的和意义目的：电子计数器是一种多功能的电子测量仪器。它利用电子学的方法测出一定时间内输入的脉冲数目，并将结果以数字形式显示出来。通常电子计数器按不同的用途分几类：1，按计数数值变化分： 加法计数器、减法计数器、可逆计数器；2，按进制（计数器的模数）分： 二进制、十进制、十六进制计数器等；3，按计数器各触发器状态变化先后次序分： 同步计数器、异步计数器。本次选题的目的主要有以下几点：1，学习小规模计数器逻辑功能的测试方法；2，熟悉计数器的设计方法；3，熟悉中规模集成计数器的功能及应用；4，进一步熟悉数字逻辑实验仪中的译码显示功能；5，用

2、数据选择器来解决实际问题的方法；6，掌握LED数码管及显示电路的工作原理；7，学会综合测试的方法；8，掌握译码显示电路的原理；意义：1，养成严肃、认真的科学态度，培养良好的学习方法；养成科学的思维习惯，培养独立分析问题和解决问题的能力、培养团结互助、协调一致的团队精神。2，养成质量意识、工艺意识、技术规范意识；培养逻辑思维能力，推理、演绎能力、归纳、总结能力。3，培养语言表达与文字表达能力；培养自学能力、获取知识的能力； 培养创新意识。第二章 技术现状和发展趋势Lexmark和HP现有的计数器技术主要为ASIC技术。从这点上来，再生制造商的 解决方法应该是多项技术的综合 解决方案。把OEMs技

3、术的发展方向作为前提，再生制造商也应该有了明确的方向。但这种多技术的综合 解决方案并不是简简单单就能达到的。从这一点上说，自行开发ASIC技术对再生制造商来说是最好的 解决方法。ASIC技术的特点有：应用 程序用户化，组件最小化，最优化，能量耗损最节省化。缺点是：ASIC的设计技术太过专业化，制造 设备也需要较高的费用。但只有这样，才能保证高质量的产品。还有一点：一但一个ASIC集成方案设计完成。就很难改变，不像现在利用的比较灵活的multi-component（多种技术综合）解决方案。所以自行开发ASIC技术无疑对再生时常来说还需要大量的资本和专业的技术来源。很明显，OEMs接连不断的利用越

4、来越高级的技术就是要把再生再生制造商赶尽杀绝。首先，他们可以扩大技术难度，这项措施就可以让OEMs制造商得到更多的经济收入。对于激光 打印机制造商来说， 设置障碍技术也需要一定的费用。但是，不管他们在计数器上投入多大的资金，他们的收入还是会大于他们的指出。所以他们会继续大力发展障碍技术。但有一点，这种投入也是要有一定底线的，因为他们要发展这项技术就是要得到更多的经济收入。如果为了发展这项技术而导致的结果向军备竞赛一样，那就得不偿失了！那些不具备高新技术的再生制造商，他们的市场占有率会越来越下降。但对有实力的再生制造商来说，这无疑是一个非常好的消息。因为有可能别人失去的市场正是他们所要占有的。从

5、过去几年的情况看来，再生再生制造商已经区分出不同的等级。高水平的越来越高，低水平的越来越低。而且不同的产品再生制造商也在分化。这都是被技术障碍所划分的。就是说，对于再生制造商来说，划分等级的标准不再是密度和产量。更多的是再生制造商的技术实力。还有一点就是，再生再生制造商有没有意识到这种危机的存在。如果还没意识到，那么这样的再生再生制造商就会被淘汰。而生存下来的那些再生再生制造商，他们的市场份额就会大幅度的提高。 这项行业的发展受到通用技术，服务和硬件技术的影响。只要OEMs的技术有提高，那么我们的技术就必须提高。现在需要解决的技术难题是HP4100,HP9000,T520,T620。第三章 解

6、决问题的技术方案受网络的影响，OEMs的障碍技术降低了再生再生制造商深入市场的 速度。这种情况在几种机型上体现得非常明显，例如：HP4100,HP9000,Lexmark T520,620等。说到4100，再生再生市场的占有率比HP4000的占有率减少了近50%。再生再生制造商从2002.8月才渗入HP9000的市场。相对于HP8100(82X)只有少量的增长。Lexmark的T520和T620也一样，过了一段时间，再生再生制造商才找出解决问题的方案。Lexmark的主机的变化，也给再生再生制造商带来了很大的麻烦。观察以前的情况，更高级的障碍技术会给再生再生制造商带来更大的麻烦。 经济的影响和

7、再生再生制造商经济实力的增高同样会给再生再生制造商带来很大的影响。财政收入和支出都会继续增长，而且增长的步伐会加快。不是所有的再生再生制造商都有足够的实力来迎接这项挑战。换句话说，有些再生再生制造商是没有实力来攻克这些技术难关的。实训设备和器件实训设备：万用表、逻辑试电笔、示波器、直流稳压电源。实训器件：实验电路板、二进制计数器74LS160两个、字符译码器74LS48三个、共阴极数码管三个、与非门74LS00三块，纽扣开关三个等。第四章 所设计方案的工作原理查集成电路手册，初步了解74LS160、74LS48、和数码管的功能，确定74LS160、74LS48、74LS00的管脚排列，了解各管

8、脚的功能。实训电路如图4-1所示。电路中由两个与非门构成单脉冲发生器，计数器74LS160对其产生的脉冲进行计数，计数结果送入字符译码器并驱动数码管，使之显示单脉冲发生器产生的脉冲个数。同理，由三个74LS160计数器进行计数，再由三个74LS48译码器进行译码，送给三个共阴极数码显示器AMBERCC，由此，就组成了一个三位计数器。具体过程如下：74LS00产生脉冲74LS160计数器74LS48译码器共阴极数码显示器AMBERCC第五章 方案设计第一节，预习了解各管脚的功能。第二节，连接电路按实验电路图在实验板上安装好实验电路，检查电路连接，确认无误后再接电源。第三节，电路逻辑关系检测利用开

9、关分别将74LS00的4、2管脚轮流接地，当管脚2每接地一次，用逻辑试电笔（或示波器）测试74LS160的四个输出端Q3Q0的电平同时观察数码管显示的数字。第四节，74LS160功能试验（1）异步置“0”功能：接好电源和地，将清除端 接低电平，无论其他各输入端的状态如何，测试计数器的输出端。如果操作无误Q3Q0均为0。（2）预置数功能：将 接高电平， 接低电平，数据输入端D3D0置0011，在CP的上升沿作用后，测试输出端Q3Q0的电平。如果操作准确，D3D0的数据为0011，说明D3D0的数据已预置到Q3Q0端。（3）计数和进位功能：将 、 、CET、CEP端均接高电平，CLK端输入单脉冲，

10、记录输出端状态。如果操作准确，每输入一个CP脉冲，计数器就进行一次加法计数。计数器输入16个脉冲时，输出端Q3Q0变为0000，此时进位输出端TC输出一个高电平脉冲。（4）保持功能：将 和 接高电平，CET和CEP其中一个为低电平，其余输入端无论接什么电平，观察输出端的状态。如果操作无误，Q3Q0保持不变。原理图如图4-1所示:图4-1第五节，总结与分析（1）该实训电路的功能是对输入脉冲从000999进行递增计数，并通过译码显示电路将所记的脉冲数显示出来。（2）如果我们给步骤3）的测试结果赋值（高电平为1，低电平为0），将得到9组相应的四位二进制代码（00001001）。不难发现，利用开关将7

11、4LS00的管脚2每接地一次，即对74LS160输入一个计数脉冲，74LS160的输出就递增1，表明74LS160能记录输入脉冲个数，故称为计数器。（3）将计数器74LS160输出的二进制代码输入到由74LS48和数码管组成的译码显示电路，即可用十进制数显示计数结果。（4）通过以上可以看出，计数器74LS160具有计数、进位、清“0”、预置数和保持功能。另外，电路图中由74LS00组成的基本RS触发器是一个手动的单脉冲发生器。管脚4、2轮流接地一次，RS触发器就产生一个脉冲，用来为计数器提供计数脉冲。第六章 设计说明、设计清单本次课程设计是一个三位计数器，该计数器可以对输入脉冲进行计数，采用7

12、4LS00与非门产生脉冲信号，传递给74LS160进行计数，在由74LS48进行译码，最后给共阴极数码显示器AMBERCC显示数据，此三位计数器的计数范围是000999，在任何时刻均可通过置零端复位。具体所用芯片资料如下：一，74LS00资料：简要说明：74LS00为2输入端与非门（正逻辑），共有54/7400，54/74H00，54/74S00，54/74LS00四种线路结构形式，其主要特点典型值如下：表6-1引出端符号1A-4A，1B-4B，输入端1Y-4Y 输出端逻辑图图6-1 电源电压7V输入电压74LS007V工作环境温度：74XXX 070C存储温度-65150C功能表表6-2表6

13、-3二，74LS48资料输出端（YaYg）为高电平有效，可驱动灯缓冲器或共阴极 VLED。当要求输出 015 时，消隐输入（ B I ）应为高电平或开路，对于输出为 0 时还要求脉冲消隐输入（ R B I ）为高电平或者开路。当 B I 为低电平时，不管其它输入端状态如何，YaYg均为低电平。当RBI和地址端（A0A3）均为低电平，并且灯测试输入端（ L T ）为高电平时，Ya Yg为低电平，脉冲消隐输出（ R B O ）也变为低电平。当 B I 为高电平或开路时， L T 为低电平可使YaYg均为高电平。48 与 248 的引出端排列、功能和电特性均相同，差别仅在显示 6 和 9,248 所

14、显示的6 和 9 比 48 多出上杠和下杠。引出端符号A0A3译码地址输入端B I / R B O 消隐输入（低电平有效）/脉冲消隐输出（低电平有效）L T 灯测试输入端（低电平有效）R B I 脉冲消隐输入端（低电平有效）YaYg段输出逻辑图图6-2功能表表6-4输出样式：表6-5极限值电源电压.7V输入电压54/7448.5.5V54/74LS48 .7V工作环境温度74XXX . 070存储温度-65150静态特性（TA为工作环境温度）表6-6 1: 测试条件中的“最小”和“最大”用推荐工作条件中的相应值。动态特性(TA=25)参数2测 试 条 件48LS48单位最大最大tPLHA任一Y

15、Vcc =5V, CL=15Pf,RL=1 K(LS48 为4K)100100nstPHL100100nstPLH任一 RL=1 K(LS48 为6K)100100nstPHL100100nsR B IY2: tPLH输出由低电平到高电平传输延迟时间 tPHL输出由高电平到低电平传输延迟时间表6-7三，74LS160资料简要说明74LS160为可预置的十进制同步计数器，160的清除端是异步的，当/MR为低电平时，不管时钟CP状态如何，即可完成清除功能。160的预置是同步的，当置入控制器/PE为低电平时，在CP上升沿作用下，输出端Q0-Q3与数据输入端P0-P3一致，当CP由低至高跳变或跳变前，

16、如果计数控制端CEP,CET为高电平，则/PE应避免由低至高电平的跳变，而74LS160无此限制。160计数是同步的，靠CP同时加在四个触发器上实现的，的那个CEP,CET都是高电平时，在CP上升沿作用下Q0-Q3同时变化从而消除了异步计数器中出现的计数尖峰，对于74LS160，只有当CP为高电平时，CEP,CBT才允许由高至低低电平的跳变，而74LS160的CEP,CET跳变与CP无关。160有超前进位功能，当计数溢出时，进位输出端（TC）输出一个高电平脉冲，骑宽度为Q0的高电平部分。在不外加门电路的情况下，可级联成N位同步计数器。在CP出现前，即使CEP,CET,/MR发生变化，电路功能也不受影响。图6-3表6-8极限值 电源电压7V输入电压5.5VCEP与CET电压5.5V工作环境070贮存温度-65150表6-9表6-10参考文献1 柳秀山 韩克 冯明库 薛迎霄主编. 电子技能与EDA技术. 暨南大学出版社，2004.122 余孟尝主编. 数字电子技术基础简明教程. 高等教育出版社，2005.113 杨志忠主编. 模拟电子技术. 高等教育出版社，2000. 8 4 王新贤主编. 通用集成电路速查手册. 山东科学技术出版社，2005. 25 谢自美.电子线路设计实验测试M.武汉：华中科技大学出版社，200016