《CML、PECL 及LVDS 间的互相连接》由会员分享，可在线阅读，更多相关《CML、PECL 及LVDS 间的互相连接（3页珍藏版）》请在装配图网上搜索。
1、CML、PECL 及LVDS 间的互相连接 ; CML、PECL 及LVDS 间的互相连接 王险峰 译 简介：随着高速数据传输业务需求的增加，如何高质量的解决高速IC 芯片间的互连变得越来 越重要。低功耗及优异的噪声性能是要解决的主要问题。芯片间互连通常有三种接口：PECL Positive Emitter-Coupled Logic、LVDSLow-Voltage Differential Signals、CML Current Mode Logic。在设计高速数字系统时，人们常会遇到不同接口规范IC 芯片间的连接，为解决这一问题，我们首先需要了解每一种接口规范的输入输出电路结构，由此可以
2、知道如何进行直流偏置，接什么样的负载。该文章正是针对该问题展开讨论，作为例子，文 中列举了一些MAXIM 公司的产品。 1. PECL接口PEL 是有ECL规范开展而来，在PECL电路中省去了负电源，较ECL 电路更方便使用。PECL 信号的摆幅相对ECL 要小，这使得该逻辑更适合于高速数据的串性或并行连接。PECL 规范最初有MOTOROLA 公司提出，经过很长一段时间才在电子工业界推广开。 1.1. PECL接口输出结构PECL 电路的输出结构如图1 所示，包含一个差分对和一对射随器。输出射随器工作在正电源范围内，其电流始终存在，这样有利于提高开关速度。规范的输出负载是接50至VCC-2V
3、 的电平上，如图1 中所示，在这种负载条件下，OUT+与OUT-的静态电平典型值为VCC-1.3V， OUT+与OUT-输出电流为14mA。PECL 结构的输出阻抗很低，典型值为4 5 ，这说明它有很强的驱动能力，但当负载与PECL 的输出端之间有一段传输线时，低的阻抗造成的失配将导致信号时域波形的振铃现象。 1.2. PECL接口输入结构PECL 输入结构如图2 所示，它是一个具有高输入阻抗的差分对。该差分对共模输入电压 需偏置到VCC-1.3V，这样允许的输入信号电平动态最大。MAXIM 公司的PECL 接口有两种形式的输入结构，一种是在芯片上已加有偏置电路，如MAX3867、MAX367
4、5，另一种那么需要外加直流偏置。 表一中给出了MAXIM 公司PECL 接口输入输出的具体电气指标。 在5V和3.3V供电系统中，PECL接口均适用，3.3V供电系统中的PECL常被称作低压PECL， 简写为LVPECL。在使用PECL 电路时要注意加电源去耦电路，以免受噪声的干扰，同时输出采用交流还 是直流耦合对负载网络的形式将会提出不同的需求。 2. CML 接口CML 是所有高速数据接口形式中最简单的一种，它的输入与输出是匹配好的，从而减少 了外围器件，也更适合于在高的频段工作。它所提供的信号摆幅较小，从而功耗更低。 2.1. CML接口输出结构CML 接口的输出电路形式是一个差分对，该
5、差分对的集电极电阻为50，如图3 中所示， 输出信号的上下电平切换是靠共发射极差分对的开关控制的，差分对的发射极到地的恒流源 典型值为16mA，假定CML 输出负载为一50上拉电阻，那么单端CML 输出信号的摆幅为 VccVcc-0.4V。在这种情况下，差分输出信号摆幅为800mV，共模电压为Vcc-0.2V。假设CML输出采用交流耦合至50负载，这时的直流阻抗有集电极电阻决定，为50，CML 输出共模 电压变为Vcc-0.4V，差分信号摆幅仍为800mV。在交流和直流耦合情况下输出波形见图4。 2.2. CML接口输入结构CML 输入结构有几个重要特点，这也使它在高速数据传输中成为常用的方式
6、，如图5 所 示，MAXIM 公司的CML 输入阻抗为50，容易使用。输入晶体管作为射随器，后面驱动一差分放大器。 表二以MAX3831、MAX3832 为例列出了CML 器件的输入输出技术参数 注：MAXIM不同产品CML输入灵敏度不同，如MAX3875、MAX3876。 3. LVDS接口LVDS 用于低压差分信号点到点的传输，该方式有三大优点，从而使得它更具有吸引力。 A) LVDS 传输的信号摆幅小，从而功耗低，一般差分线上电流不超过4mA，负载阻抗为100。 这一特征使它适合做并行数据传输。B) LVDS 信号摆幅小，从而使得该结构可以在2.4V 的低电压下工作。C) LVDS 输入
7、单端信号电压可以从0V 到2.4V 变化，单端信号摆幅为400mV，这样允许输入共模电压从0.2V 到2.2V范围内变化，也就是说LVDS 允许收发两端地电势有1V 的落差。3.1. LVDS接口输出结构MAXIM 公司LVDS 输出结构在低功耗和速度方面做了优化，电路如图6 所示。电路差分输 出阻抗为100，表三列出了其他一些指标。 3.2. LVDS接口输入结构LVDS 输入结构如图7 所示，输入差分阻抗为100，为适应共模电压宽范围内的变化， 输入级还包括一个自动电平调整电路，该电路将共模电压调整为一固定值，该电路后面是一个SCHMITT触发器。SCHMITT 触发器为避免不稳定，设计有一定的回滞特性，SCHIMTT 后级是差分放大器。 表三总结了MAXIM公司LVDS输入与输出技术指标MAX3831，MAX3832，MAX3880，MAX3890， MAX3885表格3. LVDS输入与输出参数 4. 接口的连接4.1. CML到CML的连接
CML、PECL 及LVDS 间的互相连接
