时序逻辑电路题

《时序逻辑电路题》由会员分享，可在线阅读，更多相关《时序逻辑电路题（20页珍藏版）》请在装配图网上搜索。

1、时序逻辑电路练习题及答案5.1 分析图P5.1时序电路的逻辑功能，写出电路的驱动方程、状态方程和输出方程, 画出电路的状态转换图，说明电路能否自启动。图 P5.1解驱动方程：=K = Q ，13=K = Q ,21=Q Q，K12状态方程：Qn+11Q n +12Q n +13=Q nQ31=Q nQ1=Q nQ3+QnQn31+ Q n Q n12Qn；1=Qn3=Qn2Qn ；1Q n .1输出方程：Y = Q 3 由状态方程可得状态转换表，如表 5.1 所示；由状态转换表可得状态转换图，如图 A5.1所示。电路可以自启动。表 5.1Qn3Qn2Qn1Qn3+1Q n2+1 Q n +11

2、YQ n3Qn2Qn1Qn3+1Q n2+1 Q n +11Y00000101000001001010010101110100110110010101110001110011Q3Q2Q1 /Y图 A5.1电路的逻辑功能：是一个五进制计数器，计数顺序是从 0到4循环。5.2 试分析图P5.2时序电路的逻辑功能，写出电路的驱动方程、状态方程和输出方程, 画出电路的状态转换图。A为输入逻辑变量。图 P5.2解驱动方程：D = AQ12D 2 = AQ 1 Q 2状态方程：Q:+1 = AQ2，输出方程：Y = A Q 2Q n十1 = AQ nQ n = A(Q n + Qn)2 1 2 2 1表

3、5.2由状态方程可得状态转换表，如表 5.2 所示；由状态转换表 可得状态转换图，如图 A5.2 所示。电路的逻辑功能是:判断A是否连续输入四个和四个以上“1” 信号，是则Y=1，否则Y=0。Q2Q1 A/Y图 A5.2AQ nQ nQ n + 1 Q n +1 Y2 12 10 0 00 1 00 0 11 0 00 1 01 1 00 1 10 0 11 0 01 1 11 1 11 0 01 1 00 1 01 0 10 0 05.3 试分析图P5.3时序电路的逻辑功能，写出电路的驱动方程、状态方程和输出方程，画出电路的状态转换图，检查电路能否自启动。图 P5.3解=Q1，K 广 Q1Q

4、3；=Q Q，K12Q f+1 = Q 2Q 3 Y = Q2Q3 电路的状态转换图如图A5.3所示，电路能够自启动。Q3Q2Q1 /YQ1；=Q1Q 2+ Q1Q 3Q 2；Q n +13000100*/0011101*/0图 A5.35.4 分析图P5.4给出的时序电路，画出电路的状态转换图，检查电路能否自启动, 说明电路实现的功能。A为输入变量。图 P5.4解J1 = K1 = 1，代入到特性方程Q1+1 =JQn1K Q n ，得. Q n +1 = Q n .1 1 1 12 = K 2 = A + Q，代入到特性方程Q ；+1Qn22+ K Qn22，得.Q n+1 = A Q n

5、 Qn.2 1 2Y = AQQ AQQ = AQQ + AQQ由状1态方2 程可1得其2 状态转2换1表，如表2 15.4 所示，状态转换图如图A5.4所示。表5.4AQ nQ n2 1Q n + 1 Q n +1 Y2 10 0 00 1 10 0 11 0 00 1 01 1 00 1 10 0 01 0 01 1 01 1 11 0 11 1 00 1 01 0 10 0 0其功能为.当 A=0 时，电路作 2 位二进制加计数.当 A=1 时，电路作 2 位二进制减计 数。55 分析图P5.5时序逻辑电路，写出电路的驱动方程、状态方程和输出方程，画出 电路的状态转换图，说明电路能否自启

6、动。图 P5.5解驱动方程.=1QnQn，= Q Q ，01QQQ，=Q代入特性方程得状态方程.n+1JQ+ K0Qn = Qn+1JQ+ K 1Q n = Q n Q n Q+ Q nQ nn+1JQn+1JQ+ K 3Q n输出方程. Y =Q3Q 2Q1Q0状态转换表如表5.5所示。表5.5QnQ nQ nQ nQn+1Q n+1Q n+1 Q n +1YQ nQnQ nQ nQ n+1Q n+1Q n+1 Q n +1Y321032103210321000001001100100001010011000000010000010000111010100101001110110010111

7、0100011001010110000110010101000110111000010000110111001010001100100111111100状态转换图如图 A5.5 所示。Q3Q2Q1Q0 /Y图 A5.5由以上分析知，图P5.5所示电路为同步十进制减法计数器，能够自启动。5.6 试画出用2片74LS194组成8位双向移位寄存器的逻辑图。 解如图A5.6所示。5.7 在图 P5.7 电路中,若两个移位寄存器中的原始数据分别为A3A2A1A0=1001，B3B2BiB0=0011，试问经过4个CP信号作用以后两个寄存器中的数据如何？这个电路完成 什么功能?解两组移位寄存器，每来一个C

8、P,各位数据均向右移一位。全加器的和返送到A 寄存器的左端输入。全加器的进位输出CO经一个CP的延迟反送到全加器的进位输入端 CI。在CP作用下，各点数据如表P5.7所示。4个CP信号作用后，A3A2AiA0=11OO, B3B2BiB0=OOOO，电路为四位串行加法器。4个CP信号作用后，B寄存器清零，A寄存器数据为串行相加结果，而向高位的进位 由 CO 给出。表 P5.7CPA A A A3210B BBB3210CIS C001 0 0 10 0 1 100 110 10 00 0 0 110 120 0 100 0 0 011 031 0 0 10 0 0 001 041 1 0 00

9、 0 0 000 05.8分析图P5.8的计数器电路，说明这是多少进制的计数器。十进制计数器74160 的功能表见表 5.3.4。解图P5.8电路为七进制计数器。计数顺序是3 9循环。5.9分析图P5.9的计数器电路，画出电路的状态转换图，说明这是多少进制的计数 器。十六进制计数器74LS161的功能表如表5.3.4所示。解这是一个十进制计数器。计数顺序是0 9循环。5.10试用4位同步二进制计数器74LS161接成十三进制计数器，标出输入、输出端。 可以附加必要的门电路。74LS161的功能表见表P5.10。表 P5.1074LS161、74 LS160 功能表输入输出说明RDEPETLDC

10、PDDDD3210Q3Q2Q1Q0咼位在左0XXXXXXXX0 0 0 0强迫清除1XX0fD C B AD C B A直数在CP f完成10X1XXXXX保持不影响OC输出1X01XXXXX保持ET=0，OC=01111fXXXX计数注：（1）只有当CP=1时，EP、ET才允许改变状态（2）Oc为进位输出，平时为0,当Q3Q2Q1Qo=1111时，Oc=1（74 LS160 是当 Q3Q2Q1Q0=1001 时，Oc=1）解 可用多种方法实现十三进制计数器，根据功能表，现给出两种典型用法，它们均 为十三进制加法计数器。如图A5.10（a）、（b）所示。5.11试分析图P5.11的计数器在M=

11、1和M=0时各为几进制。74LS160的功能表同上 题。II社0严吹叫T 近 74LS160 EP Rd D3 D2 DI D0CF21M图 P5.ll解M=1时为六进制计数器，M=0时为八进制计数器。5.12图P5.12电路是可变进制计数器。试分析当控制变量A为1和0时电路各为几 进制计数器。 74LS161 的功能表见题 5.10。Y 一进位输出1&ocQ3 Q2Q1 qoet订J 74LS161 EPRd D3 D2 DI docf图 P5.12解A=1时为十二进制计数器，A=0时为十进制计数器。5.13设计一个可控制进制的计数器，当输入控制变量M=0时工作在五进制，M=1 时工作在十五

12、进制。请标出计数输入端和进位输出端。51QI74LS161Rd D3 D2 DI DO-oc进位输出解见图A5.13。图 A5.135.14分析图 P5.14 给出的计数器电路，画出电路的状态转换图，说明这是几进制计数 器, 74LS290的功能表如表P5.14所示。表P5.1474LS290功能表输入输出R01R 02S91S92Q3Q2Q1Q0110X000011X00000XX111001X0X0计数X00X计数0XX0计数0X0X计数注:将Q0与CP1连接，从CP0送CP为8421码； 将Q3与CP0连接从CP1送CP为5421码解图P5-14所示为七进制计数器。状态转换图如图A5.1

13、4所示。Q3Q2Q1Q0 /Y图 A5.145.15试分析图P5.15计数器电路的分频比(即Y与CP的频率之比)。74LS161的功能表见题 5.10。解利用与上题同样的分析方法，可得74LS161 (1)和74LS161(2)的状态转换图如图 A5.15(a)、(b)所示。可见，74LS 161(1)为七进制计数器，且每当电路状态由10011111时, 给 74LS 161(2)一个计数脉冲。 74LS 161(2)为九进制计数器，计数状态由 01111111循环。 整个电路为63进制计数器，分频比为1:63。5.16图P5.16电路是由两片同步十进制计数器74160组成的计数器，试分析这是

14、多 少进制的计数器，两片之间是几进制。 74160的功能表见题5.10。解 第(1)片74160接成十进制计数器，第(2)片74160接成了三进制计数器。第1)片到第(2)片之间为十进制，两片中串联组成7190的二十进制计数器。5.17分析图P5.17给出的电路，说明这是多少进制的计数器，两片之间多少进制。74LS161的功能表见题5.10。解在出现LD = 0信号以前，两片74LS161均按十六进 制计数。即第（1）片到第（2）片之间为十六进制。当第（1） 片计为2,第（2）片计为5时产生LD = 0信号，总的进制为5 X 16+2+1 = 83。故为八十三进制计数器。计数范围 000000

15、01010010（83 进）。5.18 用同步十进制计数芯片 74160 设计一个三百六十 五进制的计数器。要求各位间为十进制关系，允许附加必要的 门电路o 74160的功能表见题5.10表P5.10（即与74LS161相同, 仅进制不同，当Q3Q2Q1Q0=1001时，OC=1,其他情况OC=0）。1Q3 Q2 QI QOqct EP74160厉赛 D3 D2 DI DO 矗1軸诞Y3 Y2 Y1 Y074LS147I9I8I7 16 15 14 13 1211rnrrnnCF IHGFEDCBAP5.20当计数到364（即0011, 0110，0100）时，LD = 0，再来CP脉冲时计数

16、器全部置入“0”解 可用多种方法实现，这里给出其中之一，如图 A5.18 所示。5.19试用两片异步二五十进制计数器74LS90组成二十四进制计数器，74LS90的功能表与表P5.14相同。解如图A5.19所示。5.20 图P5.20所示电路是用二-十进制优先编码器74LS147和同步十进制计数器 74160组成的可控分频器，试说明当输入控制信号A、B、C、D、E、F、G、H、I分别为低 电平时，由Y端输出的脉冲频率各为多少。已知CP端输入脉冲的频率为10kHz。优先编码 器74LS147的功能表见表P5.20。74160的功能表与题5.10中表P5.10相同。表P5.20 74LS147的功

17、能表接低电平的输入端ABCDEFGHI分频比（九/fCP）1/91/81/71/61/51/41/31/20f Y= kHz1.111.251.431.6722.53.3350解74160为同步置数,根据图P5.20，当74160的进位OC=1且再来CP时，Q3n+1Q2n+1Q1n+1Q0n+1=Y3Y2Y1Y0女口 A=0 时，YYYr=0001,当 OC=1,再来1cP 时， Qn+1 Qn+1 Q*Qn+1=0001 （状态3 2 1 0 3 2 1 0转换图如图A5.20所示），因此Y的频率fy是时钟CP频率fcp的1/9,用此方法分析可得表5.20。Q3Q2Q1Q0 /Y图 A5.

18、20表 5.20接低电平的输入端ABCDEFGHI分频比（fY /fCP）1/91/81/71/61/51/41/31/20fY= kHz1.111.251.431.6722.53.3350输入输出III III IIIYYY Y123456789321 011111 11111111XXXXX XXX00110XXXXX XX010111XXXXX X0111000XXXXX 01111001XXXX0 11111010XXX01 11111011XX011 11111100X0111 1111110101111 111111105.21 试用同步十进制可逆计数器74LS190和二一进制优先

19、编码器74LS147设计 一个工作在减法计数状态的可控分频器。要求在控制信号A、B、C、D、E、F、G、H分别 为1时分频比对应为1/2、1/3、1/4、1/5、1/6、1/7、1/8、1/9。74LS190的逻辑图见教材中 图 5.3.25，它的功能表如表 5.3.5。可以附加必要的门电路。解可用CP0作为LD信号。因为在CP上升沿使Q3Q2Q1Qo = 0000以后，在这个 CP的低电平期间，CP0将给出一个负脉冲。但由于74LS190的LD信号是异步置数信号，所以0000状态在计数过程中是作为暂态 出现的。如果为提高置数的可靠性，并产生足够宽度的进位输出脉冲，可以增设由GG2 组成的触发

20、器，由Q端给出与CP脉冲的低电平等宽的LD =0信号，并可由Q端给出进位 输出脉冲。由图A5.21 （a）中74LS190减法计数器的状态转换图可知，若LD = 0时置入Q3Q2Q1Q0=0100,贝I得到四进制减法计数器，输出进位信号与CP频率之比为1/4。又由 74LS147的功能表（见上题）可知，为使74LS147的输出反相后为0100, 14需接入低电平信号，故14应接输入信号C。依次类推即可得到下表（表A5.21）：表 A5.21接低电平的输入端I2(A)I3(B)I4(C)I5(D)I6(E)I7(F)I8(G)I9(H)分频比（人/fCP）1/21/31/41/51/61/71/

21、81/9于是得到如图A5.21 （b）的电路图。luoul100110001011000010011,01000101,(b)HGFEDCEA 1 *Q3Q2Q1Q0I9I8I7 16 I5l4 13 12 IIY3 Y2 Yi Yo74LS147C/BQ3 Q2 QI QCl LDCPo 74LS190 CPi 帀/D D3 D2 DI DO S5.22 图P5.22是一个移位寄存器型计数器，试画出它的状态转换图，说明这是几进 制计数器，能否自启动。解Y = Q Q23=D1= D =Q ,21状态转换图如图A5.22,Q+11Qn+12Q2Q3+ Q Q + Q Q = Q + Q2323

22、Q n+1 = D33这是一个五进制计数器，能够自启动。23=Q2Q3Q2Q1 /Y5.23试利用同步4位二进制计数器74LS161和4线-16线译码器74LS154设计节拍 脉冲发生器，要求从12个输出端顺序、循环地输出等宽的负脉冲。74LS154的逻辑框图及 说明见题 3.9 ， 74LS161 的功能表见题5.10中表 5.10。解11 可顺序产生低电用置数法将74LS161接成十二进制计数器（计数从00001011循环），并且把它的Q3、Q2、Q1 Q0 对应接至 74LS154 的 A3、A2、AA0，贝U 74LS154 的Y平。Y）Yn为拍脉冲发生器的输出端，如图A5.23所示。

23、5.24设计一个序列信号发生器电路，使之在一系列CP信号作用下能周期性地输出0010110111”的序列信号。解 可以用十进制计数器和 8选 1 数据选择器组成这个序列信号发生器电路。若将 十进制计数器74160的输出状态Q3Q2Q1Q0作为8选1数据选择器的输入，则可得到数据 选择器的输出Z与输入Q3Q2Q1Q0之间关系的真值表。q3q2Q1Q0Z00000000100010100110010010101101100011111000110011若取用8选1数据选择器74LS251 (见图A5.24 (a),则它的输出逻辑式可写为Y = D (A A A ) + D (AAA ) + D (

24、AAA ) + D (AAA )0 2 1 _0_1 2 1 _02 2 1 0_3 2 1 0+ D (AAA ) + D (AAA ) + D (AAA ) + D (AAA ) 由真值表写出Z4的逻辑式，并化成与上式对应的形式，则得至2 1 0Z = Q 3丄 2 Q1Q 0丄 + Q 3兰 2 Q1Q 0) + Q ,(Q 2Q1Q 詁+ 0 学 2 Q1Q。)+ Q 3( Q 2 Q 1 Q 0)+ Q 3( Q 2 Q 1 Q 0)+ 0 - ( Q 2 Q 1 Q 0)+ Q 3( Q 2 Q 1 Q 0)令 A2=Q2 ， A 1=Q1， A0=Q0 ， D0=D1=Q3， D

25、2=D4=Q5=Q7=3 ， D3=D6=0，则数据选择器的输出Y即所求之Z。所得到的电路如图A5.24(a)所示。解法 2 因为周期性输出信号为十节拍，所以可用五位扭环形计数器及门电路构成。 设输出为Y,则状态转换图如图A5.24 (b)所示。Q5Q4Q3Q2Q1 /Y川” Z1输出ffi A5.24(b)图 A5.24(c)Y = QQQQQ + QQQQQ5432154321+Q5Q4Q3Q2Q1+Q5Q4Q3Q2Q1 +Q5Q4Q3Q2Q1 +Q5Q4Q3Q2Q1; 利用约束条件5，用4卡3诺2图(1 如图5 A45.234 (2c)1 所示5)化4 简3， 2得1Y = Q Q +

26、Q Q + Q Q + Q Q = Q Q Q Q QQQ Q4321514143215141由此可得序列信号发生器电路如图A5.24 (d)所示。5.25 设计一个灯光控制逻辑电路。要求红、绿、黄三种颜色的灯在时钟信号作用下 按表P5.25规定的顺序转换状态。表中的1表示“亮”，0表示“灭”要求电路能自启动， 并尽可能采用中规模集成电路芯片。表 P5.25CP顺序红黄绿CP顺序红黄绿00004111110050012010601030017100解因为输出为八个状态循环，所以用 74LS161 的低三位作为八进制计数器。若以R、Y、G分别表示红、黄、绿三个输出，则可得计数器输出状态Q、Q、Q

27、0与R、Y、G2 1 0关系的真值表：题 5.25 的真值表Q Q Q2 1 0RYGQ Q Q2 1 0RYG0 0 00 0 01 0 01 1 10 0 11 0 01 0 10 0 10 1 00 1 01 1 00 1 00 1 10 0 11 1 11 0 0选两片双4选1数据选择器74LS153作通用函数发生器使用，产生R、Y、G。 由真值表写出R、Y、G的逻辑式，并化成与数据选择器的输出逻辑式相对应的形式R = Q (QQ ) + Q (QQ ) + 0 - (QQ ) + Q (QQ )2 _1 _02 _1 01_ 02 1 0Y = Q (QQ ) + 0 - (Q Q

28、) + 1 - (Q Q ) + 0 - (QQ )2 1 0 1 0 1 0 _ 1 0G = Q (QQ ) + Q (Q Q ) + 0 - (Q Q ) + Q (Q Q )电路图如图 A5.25。2 1 0 2 1 0 1 0 2 1 0CPgyDO DI D2 D3qc EP 7416 1 LDCPQ0 QI Q2 QRdrrEhSi D10 D12 2D20 D22 ii Dll D13D21 D23An 74LS153A0 YiY2Si Dio D12 空D20 D22 应Du D13D21 D23An 74LS153A0 YiY25.26 所示。计数 顺序电路状态 q4 q3

29、q2q1进位输出C计数 顺序电路状态 q4 q3q2 q1进位输出C012345670 0 0 00 0 0 10 0 110 0 100 1100 1110 10 10 10 00000000089101112131415110 0110 11111111010 1010 1110 0 110 0 000000001图 A5.25用JK触发器和门电路设计一个4位循环码计数器，它的状态转换表应如表P5.26表 P5.26解1 根据表 P5.26 画出Q:+1Q；+1Q:+1Q1+1 的卡诺图如图 A5.26 (a)及图 A5.26 (b)、(c)、 (d)、(e)所示。2.用卡诺图化简，求状态

30、方程。n100 01 11 100000010011001001101100010001010111110111111110101000001000100110110111图 A5.26 (a)n+2 QnlQn2QnlQ n2QOnu0000000a：rr卫0IIIklnlQn2Qfir o 1 1 oP3 o o 1- 11000c：iH. rTT：D111- -00000nlQ n2Q o 1 1 o P3 00110a:0001110a:11)1000u o 1 1 o P3 o o 1- 1-00000000图 A5.26Q n + 1 = Q nQ n432Q nQ n + Q n

31、Qn + Q nQn + Q nQ42Q nQ n32Q nQ n + Q nQ nQ nQ n143214与特性方程Qn+14J 4 Q ; + K 4 Q:比较，可知驱动方程QQ132Q+1 = Q nQ34Q nQ n + Q nQ n+QQn +QnQn3231Qn4Q nQ nQ213+QnQnQ nQn与特性方程Q 3+1JQn33+ K 3Q3n 比较，可知驱动方程Q4Q Q , K21Qn+1 = Q nQ2 1Qn212+ Q nQ nQ431Qn2=(Qn Qn )Qn4_Qn2+ (Qn Qn)QnQn31与特性方程Q;+1JQn22+ K2Q2n 比较，可知驱动方程J

32、= (Q Q )Q ,2431(Q4Q ) Q31Qn+1 = (Q nQ1Qn2+QnQnQ n432+Q nQnQn+QnQ nQ n )Q n+ (Q n Qn Q n + Q nQ； 2nQ n + Q n Q43n Q n + Q nQ n Q n )Q n；24321=（Q Q n Q n ）Q n + （Q n Qn Q n ）Q n43 _214321与特性方程Q:+1 = J1Q1 + K1Q:比较，可知驱动方程J1 = Q 4Q 3QK 1 = J1由表P5.26知，输出方程C = Q4Q3Q2Q1根据驱动方程和输出方程可画出逻辑电路图。（图略）5.27用D触发器和门电路设

33、计一个十一进制计数器，并检查设计的电路能否启动。 解法一：方程代入法1. 确定触发器个数。需用4个D触发器。2. 设十一进制计数器的状态转换图，如图A5.27 （a）所示。Q3Q2Q1Q0图 A5.27 (a)3列状态转换表如表A5.27 (a)所示。表 A5.27 (a)计数顺序Q3Q2Q1Q0计数顺序Q3Q2Q1Q0计数顺序Q3Q2Q1Q000 0 0 040 10 0810 0 010 0 0 150 10 1910 0 120 0 1060 1101010 1030 0 1170 111110 0 0 04.画出各触发器的次态卡诺图，如图A5.27 (b)和图A5.27(c)、(d )

34、、(e)、(f )所示。5.由卡诺图化简得到各触发器的状态方程及驱动方程。00010010010000110101011010000111XXXX10011010X0000011110A5.27(b)OSnlQm2OSnlQ on2oQn3QnuO0000000区1X111-JjX0101101X on2oQn3Q001 1LU00Xk.00010110101O0001 1I1!01 1uX1x11 1XX01X0101101QSOOnu101110Q加 00 01 11 10 00图 A5.27QnQnQn + QnQ n2 1 0 3 1D3，Q n +1 = Q n Q n2 2 1Qn

35、0+ QnQn + Q n2 1 2Q n +1 =16Q n+1 = Q nQ n +0 1 0检查电路能否自启动。由状态方程可得完整状态转换表，如表QnQn + QnQnQn1 0 3 1 0=D1，Qn=0A5.27D2(b)所示。因11100001011011010100100001011100此知电路能够自启动。表 A5.27（ b ）CPQ3Q2QQ0CPq3q2q1q0CPq3q2q1q000 0 0 070 1111110 110 0 0 1810 0 02111020 0 10910 0 130 10 030 0 111010 10010 1140 10 01110 1110

36、 10 050 10 1120 0 0 00111160 1100110 0 110 0 0完整状态转换图如图A5.27 (g)所示。Q3Q2Q1Q07.由驱动方程可画出逻辑1电路图(略)A5.27 (g) 解法二：用D触发器设计异步十一进制计数器首先要设计出二进制计数器，然后用复位法构成十一进制电路。设计异步二进制计数器 可用观察法得到其逻辑关系，由于D触发器的Qn+1 = D ,而二进制计数Qn+1 = Qn，所以各触发器的驱动方程应为D = Q”。又由于是做加法，设D触发器为上升沿触发，所以低位 的Q端应作为高位的时钟CP,这样，4个D触发器构成4位二进制计数，在CP信号作用 下，从00

37、00 开始，当计到1011时，经与非门送到各触发器的直接复位端，就构成了异步十 一进制计数器。如图A5.27 (h)所示。5.28 设计一个控制步进电动机三相六状态工作的逻辑电路，如果用1表示电机绕组 导通0表示电机绕组截止，则3个绕组ABC的状态转换图应如图P5.28所示，M为输入控 制变量，当M=1时为正转，M=0时为反转。图 P5.28解为避免与线圈C混淆，设正反转控制输入端为M 求解An+l、Bn+1、Cn+1,用D触 发器及与或非门实现之。根据状态转换图P5.28画出电路次态卡诺图，如图A5.28 (a)和图A5.28 (b)、(c)、(d)所示。X111(C1 一文一J)11Xio.1X1旷11lx(00XX111将卡诺图中的“0”合并，然后求反，得An+i = MB n + MCn = DABn+1 = MC n + MAn = D BC n+1 = MA n + MB n = DC 实现电路如图A5.28 (e)所示。