集成电路课程设计报告模三计数器设计9391

《集成电路课程设计报告模三计数器设计9391》由会员分享，可在线阅读，更多相关《集成电路课程设计报告模三计数器设计9391（11页珍藏版）》请在装配图网上搜索。

1、-.可修编.集成电路课程设计 题目 模三计数器设计 *专业班级 -.可修编.引言 计数器在数字系统中主要是对脉冲的个数进展计数，以实现测量、计数和控制的功能，同时兼有分频功能，计数器是由根本的计数单元和一些控制门所组成，计数单元则由一系列具有存储信息功能的各类触发器构成，这些触发器有 RS 触发器、T 触发器、D 触发器及 JK 触发器等。计数器在数字系统中应用广泛，如在电子计算机的控制器中对指令地址进展计数，以便顺序取出下一条指令，在运算器中作乘法、除法运算时记下加法、减法次数，又如在数字仪器中对脉冲的计数等等。计数器可以用来显示产品的工作状态，一般来说主要是用来表示产品已经完成了多少份的折

2、页配页工作。以电子计数器为代表的计数器于本世纪五十年代初问世,二十多年来开展十分迅速,目前的面貌已焕然一新,性能不断完善,功能不断扩大,自动化程度不断提高,早已冲破了早期只能用于测量频率或计数的概念而渗透到各个测量技术领域中,成为尖端科学研究、通讯、导航以及精细计量不可缺少的设备。在数字电子技术中应用的最多的时序逻辑电路。计数器不仅能用于对时钟脉冲计数，还可以用于分频、定时、产生节拍脉冲和脉冲序列以及进展数字运算等。但是并无法显示计算结果，一般都是要通过外接 LCD 或 LED 屏才能显示。大局部计数器如电子计数器等都经历了电子管、晶体管、集成电路三个开展阶段。集成电路的开展和应用,使计数器有

3、可能采用最先进的电路元件和技术,因而电子计数器的性能更臻完美。随着计数器技术的不断开展与进步，计数器的种类越来越多，应用的*围越来越广，随之而来的竞争也越来越剧烈。过硬的技术也成为众多生产厂商竞争的焦点之一。厂商为了在竞争中处于不败之地，从而不断地改良技术，增加产品的种类。现计数器的种类已增加到：电磁计数器、电子计数器、机械计数器拉动机械计数器、转动机械计数器、按动机械计数器、测长机械计数器、液晶计数器等，计数器的应用*围也遍布各个行业。本次课程设计是在小红帽系统上，利用 cadence 软件设计一个钟控模三计数器，实现三个周期的脉冲输出并且进展验证。主体设计 一、实验要求：-.z.1、利用

4、cadence 软件制作钟控模三计数器，电源电压VVDD3.3,时钟周期 10ns，输出延迟不超过1ns；2、自建单元库，并且每个单元输出都有仿真波形。二、设计思路分析：模三计数器为两位二进制计数，从 00，01，10 循环计数，在不同的计数状态下分别输出一个周期的脉冲信号.钟控模三计数器有一个用于输入 CP 信号的信号输入端，以及三个信号输出端口分别为*、Y、Z。由于其三个输出端的输出信号是由两位二进制计数控制。二进制计数从 00，01，10 循环计数，三个计数状态分别对应三种周期脉冲信号分别由*、Y、Z 输出，因此需要设计一个钟控二进制循环计数器，CP 信号上升沿时状态发生转换。状态转换真

5、值表如下：nAQ nBQ 1nAQ 1nBQ 0 0 0 1 0 1 1 0 1 0 0 0 由AQ、BQ输出状态对应的三种状态真值表如下：AQ BQ*Y Z 0 0 1 0 0 0 1 0 1 0 1 0 0 0 1 由此得逻辑表达式如下：三、电路设计：根据状态分析和逻辑表达式，可采用与门、非门和 D 触发器构成符合要求的计数器，而与门、非门和 D 触发器都可以在 cadence 下用 CMOS 器件构成。1、反相器非门设计-.z.首先，进入 Cadence，建立个人工作目录。在登陆工作站后，于桌面空白处右键，tools-Terminal，翻开终端。在终端中输入 mkdir mydir,然后

6、进入自己的工作目录 cd mydir。启动 Cadence，在终端中输入命令 icfb&出现 Cadence初始界面，翻开 Cadence 的主控窗口 CIW(mand Interpreter Window)，随后建立个人工作库。单击菜单栏 Tools-Library Maneger，翻开 LM(Library Maneger)窗口，点击 File-New-Library，翻开 New Library 窗口，在 Name 一栏输入要新建的库名 zhengzhongfeng，然后单击 OK 确定。出现 Technology File 设置窗口，选择第一项 pile a new techfile，

7、单击 OK 确定。出现 Load Technology File 窗口，建立名为 zhengzhongfeng 的新库。通过 CIW 来新建原理图，在 CIW窗口 File-New-CellView，弹出新建对话框，于 Library Name 栏选择自己的工作库，如 mylib，在 Cell Name 栏输入原理图名字，如 invert，于 Tool 栏选择 poser-Schematic，此时 View Name 栏自动变为 schematic，最后单击 OK。这样就会弹出 poser 主界面，新建原理图成功。点击菜单栏-Add-Instance添加器件，先绘制一个 CMOS 反相器形成非

8、门单元。依次点击 analogLib-Actives-pm-symbol，再单击 close。刚刚的添加器件窗口发生变化。可以发现 Library，Cell，View 等都自动填上了相应的信息。同时多出了一些参数列表(拖动滚动条可以看到更多)。点击 Hide 隐藏当前窗口，此时鼠标对应有一个PMOS 的 symbol，移动 PMOS 到适宜的位置点击鼠标左键将其放下。继续放置 NMOS晶体管、电源与地。对应的器件名称为 nmos4，vdd，gnd。放完所有器件后进展连线，键入快捷键 w，进入连线命令后，于起点单击左键，再于终点单击左键。画完一段导线后，此时并没有退出画线命令，可以继续画连接线，

9、直到画完所所有的连接线后，按 ESC 退出画线命令。现在设置元件参数，单击 PMOS 选中它，这样 PMOS 会被一个白色方框包围，然后键入快捷键 q，会弹出属性编辑对话框。这里填上 model name，以及 PMOS 的栅长和栅宽。栅长设为常量 550n，而栅宽设为函数 pPar(wp)，模型名填 p18，这是因为这里采用的 Spice 模型是由 SMIC提供的，对应 PMOS 的模型有 p18 和 p33 两种，18 代表电源电压为 1.8V。同样的方法继续设置 NMOS 参数，只是模型名为 n18，栅长为固定值 550n，栅宽设为pPar(wn)。完成以上工作后，还必须放置 I/O 端

10、口以标明电路的输入输出。键入快捷键 p，执行放置端口命令后，会弹出对话框。于 Pin Names 栏输入端口-.z.名 Vin，于 Direction 栏选择 input，点击 Hide，然后将端口放到反相器的左边输入线上。同样的方法再放置输出端口，端口方向要改为 output，名称为 Vout，将其放在反相器右边的输入线上。最终的完成图如图下列图所示：设计完成的电路图需要经过检查方能进展仿真，单击菜单栏-Check and Save 或者键入快捷键大写的*，对电路进展检查并存储。对反相器创立 Symbol，CIW 窗口菜单栏-Open，弹出翻开对话框，选择自己的库，然后选择器件inverte

11、r，再于 viewname 栏选 schematic，点击 OK 翻开画好的反相器原理图。poser 窗口菜栏-Design-Create CellView-From Cellview，弹出 Cellview from Cellview 窗口，点击 OK。显示出 Symbol 编辑窗口，选中绿色矩形框，delete之，然后 Add-ShapePolygon，在刚刚矩形框的位置画一个三角形。鼠标在三个端点点 3 次即可。注意在三角形右边留出画圆圈的位置。再 Add-Shape-Circle，先于圆心位置单击左键，再移动鼠标，得到适宜的圆的半径后左键确认。再把图中的输入输出端口以及 partnam

12、e 和instanceName 移动到适宜位置。最后再把红色框大小修改适宜(框住三角形和端口)。画好的 Symbol 后点击 Design-check and save 保存。最后对反向器创立仿真电路进展仿真测试。画出测试电路，如下列图所示：-.z.得波形图：将波形图放大：从上图可以看出输出延迟不超过 1ns，符合设计要求。至此，反向器即非门单元设计完成。2、与门设计 与门的逻辑关系表达式为 Y=AB，在集成电路中用根本的 CMOS 单元构成的与非门和非门组合构成与门。其中，与非门由两个 PMOS 管和两个 NMOS 管组成。-.z.在 candence 软件中的原理图为 在 A、B 两输入端

13、施以频率不同的方波分别作为时钟脉冲输入和信号输入，输出端接电容作为负载，对与门的仿真电路原理图如下：对与门仿真测试得仿真波形：将波形放大：可以看出输出延迟不超过 1ns，符合设计要求。-.z.3、D 触发器电路设计 触发器有电平触发和边沿触发两种。低电平触发的主从触发器工作时，必须在上升沿前参加输入信号。如果在 CP 高电平期间输入端出现干扰信号，则就有可能使触发器的状态出错。而边沿触发器允许在 CP 触发沿来到前一瞬间参加输入信号。这样，输入端受干扰的时间大大缩短，受干扰的可能性就降低了。所以边沿 D 触发器也称为维持阻塞边沿 D 触发器。对 D 触发器的设计电路图如下所示：-.z.对 D

14、触发器的仿真电路如下列图所示：得仿真波形图：将波形图放大：从波形放大图可以看出输出延迟不超过 1ns，符合设计要求。4、下面用非门、与门和 D 触发器根据真值表制作钟控模三计数器 实现电路如下：-.z.对计数器仿真：得仿真波形：将波形放大：从波形放大图可以看出输出延迟不超过 1ns，符合设计要求。结论：-.z.从非门、与门、D 触发器及其构成的计数器的仿真图和波形图可以看出，利用 cadence 制作的钟控模三计数器，其各个单元都工作正常，且都有满足需要的仿真波形输出，整个模三计数器到达设计要求。通过这短短的一周课程设计的时间，从翻开小红帽系统，到建立个人工作库、添加器件输入电路图、创立 Symbol 和电路仿真，我们逐渐熟悉的小红帽系统提以及 cadence 软件的时候，这次课程设计让我们深深的体会到自己所学的缺乏之处以及理论知识对于实验的重要性。参考文献：康华光.电子技术根底数字局部M.：高等教育，2009.朱正涌.半导体集成电路M.：清华大学，2011.Cadence 电路设计案例精解编写组.Cadence 电路设计案例精解 M.：机械工业，2010.