数电习题及答案

《数电习题及答案》由会员分享，可在线阅读，更多相关《数电习题及答案（37页珍藏版）》请在装配图网上搜索。

1、一、时序逻辑电路与组合逻辑电路不同，其电路由 组合逻辑电路 和 存储电路（触发器）两部分组成。二、描述同步时序电路有三组方程，分别是 驱动方程 、状态方程 和 输出方程 。三、时序逻辑电路根据触发器的动作特点不同可分为 同步时序逻辑电路 和 异步时序逻辑电路 两大类。四、试分析图时序电路的逻辑功能，写出电路的驱动方程、状态方程和输出方程，画出电路的状态转换图和时序图。解：驱动方程：001101JKJKQ 状态方程：100111010nnQQQQ QQQ 输出方程：10YQ Q 状态图：功能：同步三进制计数器 五、试用触发器和门电路设计一个同步五进制计数器。解：采用 3 个D触发器，用状态 00

2、0 到 100 构成五进制计数器。（1）状态转换图 （2）状态真值表 状态转 换顺序 现 态 次态 进位输出 2Q 1Q 0Q 12nQ11nQ10nQ Y S0 S1 S2 S3 S4 0 0 0 0 0 1 0 1 0 0 1 1 1 0 0 0 0 1 0 1 0 0 1 1 1 0 0 0 0 0 0 0 0 0 1（3）求状态方程 （4）驱动方程 （5）逻辑图（略）题 分析图所示的时序电路的逻辑功能，写出电路驱动方程、状态转移方程和输出方程，画出状态转换图，并说明时序电路是否具有自启动性。解：触发器的驱动方程 2001021010211JQKJQJQQKQK 触发器的状态方程 120

3、011010112210nnnQQ QQQ QQ QQQ QQ 输出方程 2YQ 状态转换图如图所示 所以该电路的功能是：能自启动的五进制加法计数器。题 试分析图时序电路的逻辑功能，写出电路的驱动方程、状态方程和输出方程，画出电路的状态转换图，并检查电路能否自启动。解：驱动方程 输出方程 状态方程 状态转换图如图 所示 功能：所以该电路是一个可控的 3 进制计数器。题 分析图时序电路的功能，写出电路的驱动方程、状态方程和输出方程，画出电路的状态转换图，并检查电路能否自启动。01JXQ01K 10JXQ11K 10()ZXQQ10000010()nQJ QK QXQ Q11111101()nQJ

4、 QK QXQQ 解：输出方程1202210,YSQ QYQ QQ 驱动方程00112200210011JKJKJQQKSQ QQSQ Q 求状态方程 100111200112102102120nnnQQQSQQQQSQQQQQQ QQQQQ 得电路的状态转换表如表所示 表 输 入 现 态 次 态 输 出 S n2Q n1Q n0Q 1|n2Q 1n1Q 1n0Q Y1 Y2 0 0 0 0 0 0 0 0 1 0 0 0 0 0 1 0 1 0 0 1 1 1 0 0 1 0 1 1 1 0 1 1 1 0 0 0 0 0 1 0 1 0 0 1 1 1 0 0 1 0 1 1 1 0 1

5、1 1 0 0 0 0 0 1 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 1 0 0 1 1 1 1 1 1 1 0 0 1 0 1 0 0 1 1 1 0 0 1 0 1 1 1 0 1 1 1 0 1 0 0 1 1 1 0 0 1 0 1 0 0 0 1 1 1 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 1 1 画出电路的状态转换图如图所示 图 逻辑功能：这是一个有两个循环的电路，0S 时实现八进制计数、2Y为进位输出，1S 时实现六进制计数、1Y为进位输出。当1S 时存在 2 个无效态 110、111，但未形成循环，电路能自启动。题 试用JK触发器和

6、门电路设计一个同步六进制加法计数器。解：采用 3 个JK触发器，用状态 000 到 101 构成六进制计数器，设电路的输出为Y。根据题意可列电路状态转换表如表所示 状态转 换顺序 现 态 次态 进位输出 2Q 1Q 0Q 12nQ11nQ10nQ Y S0 S1 0 0 0 0 0 1 0 0 1 0 1 0 0 0 S2 S3 S4 S5 0 1 0 0 1 1 1 0 0 1 0 1 0 1 1 1 0 0 1 0 1 0 0 0 0 0 0 1 由状态表求得电路的次态和输出的卡诺图如图（a）所示，其中斜线下方是输出端Y的值，状态101、110、111 作无效态处理，用表示。由卡诺图得电路

7、的状态方程和输出方程 10012101011202102nnnQQQQ Q QQ QQQ QQQ Q 201YQ QQ 由状态方程可得电路的驱动方程 00210102201011JKJQQJQ QKQKQ 最后设计电路逻辑图如图(b)题 用D触发器和门电路设计一个十一进制计数器，并检查设计的电路能否自启动。解：用 4 个下降沿D触发器设计，设电路的进位输出为Y，可列电路的状态转换表如表 表 CP的 顺序 触发器的状态 输出 3210Q Q Q Q Y 0 1 2 3 4 5 6 7 8 9 10 11 0 0 0 0 0 0 0 1 0 0 1 0 0 0 1 1 0 1 0 0 0 1 0

8、1 0 1 1 0 0 1 1 1 1 0 0 0 1 0 0 1 1 0 1 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 1 0 驱动方程 3321012221010210113001030DQ QQ QQDQ QQ QQ QQDQ QQ Q QDQ QQ Q 输出方程31YQ Q 电路图略 题 试用JK触发器设计一个可控型计数器，其状态转换图如图所示，0A，实现 8421 码六进制计数；1A，实现循环码六进制计数，并检验电路能否自启动。解：本例所设计的计数器有一控制变量存在，设计时将控制变量作为一个逻辑变量画入电路的次态卡诺图中。设电路的进位输出为Y，根据题意可画出次态卡诺

9、图如图所示 图中上面两行为0M 时的状态及次态的内容，下面两行为1M 的状态及次态的内容。电路作8421 码六进制加法计数器时，110 和 111 为无效状态视为无关项，电路作循环码路进制计数器时，000 和 100 为无效态视为无关项。电路的驱动方程和输出方程（设计时需用 3 个JK触发器）001022100220110221JKJQ QJAQQAQAQKQ QKAQ QAQMQ 201YQ Q Q 逻辑图略 题 四相八拍步进电机脉冲分配电路的状态转换图如图所示。试用JK触发器和部分门电路实现之，画出相应的逻辑电路图。解：用触发器3Q、2Q、1Q、0Q的状态来表示步进电机四相的状态，根据题意

10、可求得四相八拍脉冲分配电路的驱动方程为 00123323232103231021JKQQ QJQ QJQ QJQ QKQKQKQ 逻辑电路图略 1半导体存储器从存、取功能上可以分为 只读 存储器和 随机存取 存储器两大类。半导体存储器中，ROM 属于组合逻辑电路，而 RAM 可归属于 时序 逻辑电路。习题 题 假设存储器的容量为 2568 位，则地址代码应取几位。解：8。一、可以用来暂时存放数据的器件叫 寄存器 。二、移位寄存器除 寄存数据 功能外，还有 移位 功能。三、某寄存器由D触发器构成，有 4 位代码要存储，此寄存器必须由 4 个触发器构成。四、一个四位二进制加法计数器，由 0000

11、状态开始，问经过 18 个输入脉冲后，此计数器的状态为 0010 。五、n级环形计数器的计数长度是 n ，n级扭环形计数器的计数长度是 2n 。六、集成计数器的模值是固定的，但可以用 清零 法和 置数法 来改变它们的模值。七、通过级联方式，把两片 4 位二进制计数器 74161 连接成为 8 位二进制计数器后，其最大模值是 256 ；将 3 片 4 位十进制计数器 74160 连接成 12 位十进制计数器后，其最大模值是 4096 。八、设计模值为 38 的计数器至少需要 6 个触发器。题 分析图的计数器电路，画出电路的状态转换图，说明这是多少进制计数器。十六进制计数器74161的功能表如表

12、8.2.2 所示。解：采用同步预置数法，31LDQ Q。计数器起始状态为 0011，结束状态为 1010，所以该计数器为八进制加法计数器。状态转换图略。题 分析图的计数器电路，说明这是多少进制的计数器，并画出电路的状态转换图。十进制计数器 74160 的功能表如表 8.2.6 所示。解：该计数器采用异步清零法，30DRQ Q。计数器起始状态为 0000，结束状态为 1000（状态 1001 只是维持瞬间），所以该计数器为九进制加法计数器。题 试用十六进制计数器 74161 设计十三进制计数器，标出输入、输出端。可以附加必要的门电路。74161 的功能表如表 8.2.2 所示。解：题 分析图的计

13、数器在1M 和0M 时各为几进制计数器，并画出相应的状态转换图。74161 的功能表如表 8.2.2 所示。解：该计数器采用同步预置数法，32LDQ Q。所以 0M 时：起始状态为 0010，结束状态为 1100，所以该计数器为十一进制加法计数器。1M 时：起始状态为 0100，结束状态为 1100，所以该计数器为九进制加法计数器。状态图略。题 分析图的计数器在1M 和0M 时各为几进制，并画出相应的状态转换图。74161 的功能表如表 8.2.2 所示。解：该计数器采用同步预置数法。21031LDMQ QQMQ Q 0M 时：起始状态为 0000，结束状态为 1010，所以该计数器为十一进制

14、加法计数器。1M 时：起始状态为 0000，结束状态为 0111，所以该计数器为八进制加法计数器。状态图略。题 设计一个可控进制的计数器，当输入控制变量1A时为 13 进制计数器，0A时为 7 进制计数器。标出计数器的输入端和进位输出端。解：电路采用同步预置数法。3221LDAQ QMQ Q 电路逻辑图如图所示 题 试分析图计数器电路的分频比（即Y和CP的频率比）。74LS1610 的功能表如表 8.2.2所示。解：两片计数器接成并行进位方式，其中 第 1 片 74160 计数，起始状态为 0000，结束状态为 1001，为十进制计数器。第 2 片 74160 计数，起始状态为 0110，结束

15、状态为 1001，为四进制计数器。所以该计数电路的分频比140YCPff 题 试用同步 4 位二进制计数器 74LS161 芯片和必要的门电路来组成一个 125 进制加法计数器。要求标出计数器的输入端和进位输出端；画出逻辑连接图。解：计数的起始状态为 00000000，结束状态为 01111101，电路逻辑图如图所示 题 设计一个序列信号发生器电路，使之在一系列CP信号作用下能周期性地输出“11010010111”的序列信号。解：根据题意电路可由计数器+组合输出电路两部分组成。第一步：设计计数器 序列长度11S，设计一个模 11 计数器，选用 74LS161，设定有效状态为3210Q Q QQ

16、=01011111。第二步：设计组合电路 设序列输出信号为L，则计数器的输出3210Q Q QQ和序列L之间的关系如表所示。表 Q3 Q2 Q1 Q0 L 0 0 0 0 0 0 0 1 0 0 1 0 0 0 1 1 0 1 0 0 0 1 0 1 0 1 1 0 0 1 1 1 1 0 0 0 1 1 0 1 1 0 0 1 1 0 1 0 1 0 1 1 1 1 0 0 1 1 0 1 1 1 1 0 1 1 1 1 0 0 1 0 1 1 1 化简得组合逻辑电路表达式为：203102121010LQ Q QQ Q QQ QQQ Q Q 最后电路图如图所示（其中组合部分略）题 图是由同步

17、十进制计数器 74160 和 3 线-8 线译码器 74LS138 组成的电路。分析电路功能，画出 74160 的状态转换图和电路输出iYCP的波形图。解：74160 接成八进制计数器，计数状态从 0000 到 0111，电路输出波形如图所示 CPQ 0Q 1Q 20Y1Y2Y3Y4Y5Y6Y7Y 题 试设计一个具有控制端M的序列信号发生电路。当M分别为 0 和 1 时，在时钟CP作用下，电路输出端Y能分别周期性地输出 1001 1010 和 0011 0101 的序列信号。用 74LS161 芯片和门电路实现。解：第一步：设计计数器 序列长度8S，则只用 74LS161 的210Q QQ0从

18、 000 到 111 状态即可。第二步：设计组合电路 根据题意，计数器的输出210Q QQ，控制端M和序列Y之间的关系如表所示。表 M Q2 Q1 Q0 Y 0 0 0 0 0 0 0 1 0 0 1 0 0 0 1 1 0 1 0 0 0 1 0 1 0 1 1 0 0 1 1 1 1 0 0 0 1 0 0 1 1 0 1 0 0 1 0 0 1 1 0 1 0 1 0 1 1 1 1 0 0 1 1 0 1 1 1 1 0 1 1 1 1 0 1 1 0 1 0 1 化简得组合逻辑电路表达式为：20121010202YMQ QMQ QMQ QMQ QQ QQ 电路图略 一、单项选择题 组

19、合逻辑电路通常由_组和而成。（a）记忆元件 （b）门电路 （c）计数器 （d）以上均正确 答案（b）能实现算术加法运算的电路是_。（a）与门 （b）或门 （c）异或门 （d）全加器 答案（d）注释：与门，或门，异或门等实现的是逻辑运算，半加器，全加器，加法器实现的是算术运算 N 位二进制译码器的输出端共有_个。（a）2n 个 （b）2n个 （c）16 个 （d）12 个 答案（b）3 线-8 线译码器 74LS138，若使输出50Y，则对应的输入端210A A A应为_.（a）001 （b）100 （c）101 （d）110 答案（c）5要使 3-8 线译码器正常工作，使能控制端G、2G A、

20、2G B的电平信号为_。（a）011 （b）100 （c）000 （d）0101 答案（b）二、试用线线译码器 74LS138 和门电路实现一个判别电路，当输入的三位二进制代码能被整除时电路输出为，否则为。答案：根据题意，写出真值表，如表所示。由表，得出，246YABCABCABCmmm由于74LS138 的输出iY为im，因此令210,AA BA CA，则得246246246YmmmmmmYYY根据上式画出逻辑图，如图所示。四、用与非门实现变量多数表决电路，即当个变量中有个或个以上的变量为时，输出为。答案：（）四变量多数表决电路的真值表如表 由表，写出 Y 的表达式：YABCDABCDABC

21、DABCD用卡诺图化简，如图。表 A B C Y 0 0 0 0 1 1 1 1 0 0 1 1 0 0 1 1 0 1 0 1 0 1 0 1 0 0 1 0 1 0 1 0 Y0Y1Y2Y3Y4Y5Y6Y7A2A1A0S1S2S3&YABC1 表 A B C D Y A B C D Y 0 0 0 0 0 0 0 0 0 0 0 0 1 1 1 1 0 0 1 1 0 0 1 1 0 1 0 1 0 1 0 1 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1 1 0 0 0 0 1 1 1 1 0 0 1 1 0 0 1 1 0 1 0 1 0 1 0 1 0 0 0 1 0

22、1 1 1 化 简 得YBCDACDABDABC将变换得，YBCD ACD ABD ABC写出逻辑图，如图 题 分析图所示组合电路，写出输出Y的逻辑函数式，列出真值表，说明逻辑功能。解：（）写出输出Y的逻辑函数 该电路式由线线译码器74138LS和一个与门构成。使能端3211,0SSS时，译码器处于译码状态，其输出为iiYm，im是由2A，1A，0A（或图中,A B C）构成的最小项。0210oYmA A A 77210YmA A A 将210,AA AB AC代入上述各式，07,Y Y变为：0YABC 7YABC 07()()YYYABC ABCABCABCABABACACBCBC ABCD

23、00011110000111100000000000011111&ABCDY&Y0Y1Y2Y3Y4Y5Y6Y7Y1A0A2A74L1382S1S3SABC5V（）列出真值表，如表所示。（）分析逻辑功能 由真值表可知，当0ABC时，0Y；当1ABC时，0Y 因此，该电路是一个不一致电路，即当,A B C相 同时，Y为；,A B C不同时，Y为。题 电话室对 3 种电话编码控制，按紧急次序排列优先权高低是：火警电话、急救电话、报警电话试设计该编码电路。解:设火警为 A，急救为 B，报警为 C，分别编码 00、01、10,列真值表。画卡诺图图(a)。电路如图(b)所示。10001111001BCAX

24、0000001FAB10001111001BCAX000002FAB1 11&11AB1F2F 题 某学校有三个实验室，每个实验室各需2kW 电力。这三个实验室由两台发电机组供电，一台是 2kW，另一台是 4kW。三个实验室有时可能不同时工作，试设计一逻辑 电路，使资源合理分配。解：（1）分析题意 设输入变量为A、B、C表示三个实验室，工作为 1，不工作为 0；表 A B C Y 0 0 0 0 1 1 1 1 0 0 1 1 0 0 1 1 0 1 0 1 0 1 0 1 0 1 1 1 1 1 1 0 表 A B C 1F 2F 0 0 0 X X 0 0 1 1 0 0 1 0 0 1

25、0 1 1 0 1 1 0 0 0 0 1 0 1 0 0 1 1 0 0 0 1 1 1 0 0 设输出变量为X、Y，分别表示 2kW，4kW 的发电机，启动为 1，不启动为 0。（2）列真值表 分析过程可列出真值表如表所示。表 A B C X Y 0 0 0 0 0 1 0 1 0 0 1 1 1 0 0 1 0 1 1 1 0 1 1 1 0 0 1 0 1 0 0 1 1 0 0 1 0 1 1 1（3）画卡诺图 由真值表画出卡诺图，如图图所示。ABC000111100101011010ABC000111100101100011 （4）逻辑表达式 将图 A3-6-1（a）的卡诺图化简得

26、(1,2,4,7)(3,5,6,7)XABCYABBCAC （5）画逻辑电路图 由逻辑表达式可画出逻辑图，如图所示。Y&ACBCABCBAX=1=1 题 用全加器实现 4 位 8421BCD 码 解：用全加器实现 4 位 8421BCD 码相加时，其和是二进制码。当和数小于等于 9 时，8421BCD 码与二进制码相同。但当和数大于 9 时，8421BCD 码产生进位（逢十进一），所以用二进制全加器对两个 8421BCD 码相加后，需要将二进制表示的和数转换成 8421BCD 码。转换原理：4 位二进制数是逢十六进一，4 位 BCD 码是逢十进一，所以当二进制数表示的和数大于 9 时，就应加

27、6 实现逢十进一，而小于等于 9 不加 6，电路如图所示。B3A3B2A2B1A1B0A0FABFFA=BABIAB174283A1A2AB1B2B3BS1S2S33S00A04C00174850011C03F2F1F0F4C3F2F1F0F 题 在某项比赛中，有 A，B，C 三名裁判。其中 A 为主裁判。当两名（必须包括 A 在内）或两名以上裁判认为运动员合格后发出得分信号。试用 4 选 1MUX 设计此逻辑电路。解 1 列出真值表。设合格为 1，不合格为 0，A，B，C 为输入逻辑变量，F 为输出逻辑变量，其真值表如表所示。2 确定地址输入变量 令10A AAB。3 写出 F 的表达式。F

28、ABCABCABCABCAB 4 确定iD，使 Y=F。把 F 表达式与 4 选 1MUX 的功能表达 Y 式相比较，并取100()DDf D，2DC，31D，则有 Y=F。5 画逻辑图如图所示。YMUXAB0CF1S1A0A0D1D2D3D 表 真值表 输入 输出 A B C F 0 0 0 0 0 0 1 0 0 1 0 0 0 1 1 0 1 0 0 0 1 0 1 1 1 1 0 1 1 1 1 1 题试用双四选一 74LS153 设计全减器电路。解：（）列真值表，如表所示。,iiA B分别为被减数，减数，1iC为低位向本位的借位，iC为本位向高一位的借位。表 iA iB 1iC iS

29、 iC 0 0 0 0 1 1 1 1 0 0 1 1 0 0 1 1 0 1 0 1 0 1 0 1 0 1 1 0 1 0 0 1 0 1 1 1 0 0 0 1(2)表的逻辑函数与四选一的输出逻辑函数对比。并画出逻辑图对比可采用逻辑函数式对比，也可以采用真值表对比。方法一：采用逻辑函数式对比 表的输出,iiS C的表达式分别为1111iiiiiiiiiiiiiSABCABCABCABC 1111iiiiiiiiiiiiiCABCABCABCABC对于输出,iiS C分 别 进 行 设 计，先 设 计iS。利 用74LS153的 一 个 四 选 一，如 令1iYS则 11111101010

30、1110121013iiiiiiiiiiiiiSABCABCABCABCYA A DA A DA A DA A D令10,iiAA AB，则 上 两 式 对 比 结 果 为：101111121131,iiiiDCDCDCDC。设计iC。与上述方法同，令 74LS153 的2iYC，则有2012122231,1,0,iiDCDDDC画出逻辑图，如图所示。SiCiSTF1F274LS153D10D11D12D13D2021D D22D23AA10AiBiCi-11 0 题 用 8 选 1 数据选择器 74LS151 实现逻辑函数 ZABCADACD 解：当使能控制端0S 时，8 选 1 数据选择器

31、输出与输入之间的关系表示为 21002101210221032104210521062107()()()()()()()()YA A A DA A A DA A A DA A A DA A A DA A A DA A A DA A A D 8 选 1 数据选择器有 3 位地址输入（n=3），能产生任何形式的四变量以下的逻辑函数，故可将给定的函数式化成与上式完成对应的形式()()()1000ZABCA CCBB DA BB CDABCABCDABCDABCDABCDABCDABCDABCABCABCABCABC DABC DABC DABC D 对照YZ，两式，令YZ可得 21001234567

32、10AAABACDDDDDDDDD、，电路的接法如图所示。74LS151YZSTABCA2A1A0DD0D DDD D D D12345671 三、试画出用三个二输入的“与非”门实现LAB的等效逻辑电路图。解：将表达式化成“与非与非“表达式如下后，即可画出电路图。LABABA B&A B L 题 电路如图(a)、(b)、(c)、(d)所示，试找出电路中的错误，并说明为什么。解：图(a)：电路中多余输入端接“1”是错误的，或门有一个输入为 1，输出即为 1。图(b)：电路中多余输入端接“0”电平是错误的，与门输入有一个为 0，输出即为 0。图(c)：电路中两个与门输出端并接是错误的，会烧坏器件。

33、因为当两个与非门的输出电平不相等时，两个门的输出级形成了低阻通道，使得电流过大，从而烧坏器件。图(d)：电路中两 OC 门输出端虽能并接，但它们没有外接电阻至电源，电路不会有任何输出电压，所以是错误的。题如图所示的电路，写出输出端的逻辑函数式，并分析电路的逻辑功能。AB&RL&Y&RLRLVCCVCCVCCYY1Y3Y42 解：由题意知：1Y输出为A，2Y输出为B，3Y输出为AB，4Y输出为AB。根据 OC 门的线与功能，可以求得Y的逻辑函数：YAB ABABABAB，该电路实现异或功能。题 CMOS 门电路如图所示，分析电路的功能，写出功能表，并画出相应的逻辑符号。TGDDAEY1V 解：真

34、值表见表所示。E A Y 1 0 0 0 1 高阻 1 0 分析：1E 时，TG 截止，输出高阻态;0E 时，TG 导通，YA 逻辑符号如图。AYE1E 解：(a)1LABCDEFABCDEF是一个六输入的与非逻辑关系；(b)2()LABCDEABCDE是一个六输入的或非逻辑关系；(c)3LABCDE五输入与非逻辑关系；(d)4LABC DEFABCDEF 题 用增强型 NMOS 管构成的电路如图所示。试写出F的逻辑表达式。一、选择题 （1）满足 b 时，与非门输出为低电平。(a)只要有一个输入为高电平 (b)所有输入都是高电平(c)所有输入都是低电平 （2）对于未使用的或非门输入，正确的处理

35、方法是 a 。(a)连接到地(b)直接连接到 Vcc(c)通过电阻连接到地 （3）异或门的等效电路包含 b 。(a)两个或门、一个与门和两个非门(b)两个与门、一个或门和两个非门(c)两个与门和一个或门 五、利用逻辑代数的基本公式和常用公式化简以下各式。（4）()ABCAB C （5）,(0,1,2,4,5,6,7,14,15)iiY A B C Dm i 六、用卡诺图化简法化简以下逻辑函数 （1）YABABCAB （2）YABABDACBCD 七、用卡诺图化简法化简以下逻辑函数（1）YABCABCABCABC 给定的约束条件为0ABCABC（2）YABCABCABCD 给定的约束条件为 0A

36、B 题写出下列各式的反函数。（1）()YABC CD （4）()YABCABC ABBCAC 题 写出下列各式的对偶式。（1）YABCDE （2）()()YABCABCDE 题化简下列逻辑函数（方法不限）。（1）YABACCDD （2）()()YAB DABBD CACBDD 五、4.C 5.ACBCAD 六、1.YBAC 2YABAC ABCD00011110000111100000000011111111 七、（1）YABCBC；（2）YACBC或YACAC或YBCBC或YBCAC；ABCD00011110000111100000001111111111 题1.解:()YABCCDACD

37、4解：()()()()()=YABCABCAB BCACABCABCABBCACABCABCABCABC 题 1.()YAB CDE 2.()()()()()YABCABCDEABCAB CD E()()ABCAB CD E 题1.YABCD 2.YABACD或YBCACD 一、填空题 1.在时间和数值上都是连续变化的信号是_模拟_信号；在时间和数值上是离散和量化的信号是_数字_信号。2.表示逻辑函数常用的方法有种，它们是_真值表，_逻辑函数式_，_逻辑图_，_卡诺图_。二、请完成下列题的进制转换 210(1011001)()102(16.6875)()1.89；2.题 写出下列 BCD 码对

38、应的十进制数。（1）(0)8421BCD （2）(011)8421BCD 答:596；247；2796 一、填空题 1十进制数 315 转换为二进制数为（）。A0001 1001 1001 B0001 0011 1011 C0100 1001 1101 D0100 1001 0110 28421BCD 码(01010010)转换为十进制数为()。A38 B82 C52 D28 3有一个 8 位 D/A 转换器，设它的满度输出电压为，当输入数字量为时，输出电压为（）。A B C D25V 4 如 果 异 步 二 进 制 计 数 器 的 触 发 器 为10个，则 计 数 状 态 有（）种。A20

39、B200 C1000 D1024 5 一 片 存 储 容 量 为 8K*4 的 只 读 存 储 器 ROM 芯 片 应 该 有（）条 地 址 线。A10 B11 C2 D13 6对于四位二进制计数器，初始状态为 0000，经过 100 个脉冲后进入（）状态。A0100 B00 01 C0011 D1000 7下列说法正确的是()。A双极型数字集成门电路是以场效应管为基本器件构成的集成电路；BCOMS 集成门电路集成度高，但功耗较高；CTTL 逻辑门电路是以晶体管为基本器件构成的集成电路；DTTL 逻辑门电路和 COMS 集成门电路不能混合使用。8一个 4 位串行数据，输入 4 位移位寄存器，时

40、钟脉冲频率为 1KHZ，经过（）可以转换为 4位并行数据输出。A8ms B4ms C2ms D1ms 9 下 列 逻 辑 代 数 基 本 运 算 关 系 式 中 不 正 确 的 是（）。AA+A=A BAA=A CA+0=0 DA+1=1 104 分频电路是指计满（）个时钟脉冲 CP 后产生一个输出信号。A2 B4 C6 D8 11 下 列 逻 辑 电 路 中 为 时 序 逻 辑 电 路 的 是()。A.变 量 译 码 器 B.加 法 器 C.数 码 寄 存 器 D.数 据 选 择 器 12.N 个 触 发 器 可 以 构 成 能 寄 存（）位 二 进 制 数 码 的 寄 存 器。+1 13.

41、有一个与非门构成的基本RS锁存器，欲使该锁存器保持原态即Q(n+1）=Qn 则输入信号应为（）。R0 R1 1，R0 0，R1 14.逻辑表达式（AB）（AC）（）。A.ABAC BC C.BAC AB 15.设DCBAF则它的反函数是（）。A.DCBA B.)(DCBA C.)(DCBA D.DCBA.16.最小项DCAB的逻辑相邻项是（）。B.BCDA C.DCBA D.DCBA 17.对于 JK 触发器，输入 J0，K1，CP 脉冲作用后，触发器的次态应为（）。B.1 D.不确定 18一个 T 触发器，在 T=0 时，加上时钟脉冲，则触发器（）。A翻转 B置 1 C保持原态 D置 0 1

42、9比较两个一位二进制数 A 和 B,当 A=B 时输出 F=1,则 F 的表达式是（）。AF=AB BBAF CBA DF=AB 20二输入端或非门，其输入端为 A、B，输出端为 Y，则其表达式 Y=（）。AAB BAB CBA D A+B 1构成组合逻辑电路的基本逻辑单元电路是（）。2体现 A/D 和 D/A 转换器的工作性能的技术指标，可采用（）和转换速度两个参数描述。3当七段显示译码器的输出为高电平有效时，应选用共（）极数码管。4触发器异步输入端为低电平有效时，如果异步输入端 RD=1，SD=0，则触发器直接置成（）状态。5数字电路中，常用的脉冲波形产生电路是（）器。6几个集电极开路与非

43、门（OC 门）输出端直接相连，配加负载电阻后实现（）功能。7对于 D/A 转换器，其转换位数越多，转换精度会越()。8若用二进制代码对 48 个字符进行编码，则至少需要（）位二进制数。9一个逻辑函数，如果有 n 个变量，则有（）个最小项。10十六路数据选择器，其选择控制输入端有（）个。三、分析计算题（共 32 分）1八选一数据选择器 74LS151 的真值表如下表，图为由八选一数据选择器构成的组合逻辑电路，图中a1a0、b1b0为两个二位二进制数，试列出电路的真值表，并说明其逻辑功能。（10 分）A2 A1 A0 D0 D1 D2 D3 D4 D5 D6 D7 S a1 a0 b1 Y Y F

44、 F 1 74LS151 b0 2写出下图所示电路中各触发器的驱动方程、状态方程，画出其状态表、状态图、时序图，并且分析电路的功能。(16 分)QQ1KR1J2QC10C111JFFRQ计数脉冲清零脉冲CR0Q1JRFFQ11KC13FF1KRFFC1CP2Q1Q1K1J3&3两相脉冲产生电路如下图所示，试画出在 CP 作用下1、2的波形，并说明1、2的相位差。设各触发器的初始状态为 0。4图示 D/A 转换器。已知 R=20K,Vref=20V；当某位数为 0，开关接地，为 1 时，开关接运放反相端。试求（1）V0的输出范围；(2)当 D3D2D1D0=1110 时，V0=D0 D1 D2

45、D3 S0 S1 S2 S3 Vref R R R 2R 2R 2R 2R 2R R vO+-四、设计题 1举重比赛中有 A、B、C 三名裁判，A 为主裁，当两名或两名以上裁判（必须包括 A 在内）认为运动员上举杠铃合格，才能认为成功。（1）要求列真值表用与非门电路设计该逻辑电路。（2）用 74LS138芯片配合适当的门电路设计该逻辑电路。2试利用四位同步二进制计数器 74HCT161 的清零计数功能设计一个 24 进制计数器。3试利用 555 定时器产生一个周期性的矩形脉冲信号，使其高低电平之比近似为 7：3，振荡频率为 1kHz，画出实现电路图，标明参数关系。一、选择题 1 2 3 4 5

46、 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 B C C D D A C B C B C B B B C A A C D C 二、填空题 1逻辑门电路；2转换精度；3阴；41；5多谐振荡器；6线与；7高；86；92n；104 三、分析计算题（10分）1函数 F 表达式为：（4 分）11001111001111001010101010101010776655443322110070babababaabbabaabbaabbaabbaabbaabDmDmDmDmDmDmDmDmDmSFiii函数真值表（4 分）该电路可以实现两个二位二进制数是否相等的判定。（2

47、 分）a0 b0 a1 b1 F 0 0 0 0 0 0 0 1 0 0 1 0 0 0 1 1 0 1 0 0 0 1 0 1 0 1 1 0 0 1 1 1 1 0 0 0 1 0 0 0 1 0 0 1 1 0 1 0 1 0 1 1 1 1 0 0 1 1 0 1 1 1 1 0 1 1 1 1 1 0 0 1 0 0 0 0 0 0 0 0 0 1 0 0 1 计数脉冲序号 Q3n Q2n Q1n Q0n Q3n+1 Q2n+1 Q1n+1 Q0n+1 0 1 2 3 4 5 6 0 0 0 0 0 0 0 1 0 0 1 0 0 0 1 1 0 1 0 0 0 1 0 1 0 1

48、1 0 0 0 0 1 0 0 1 0 0 0 1 1 0 1 0 0 0 1 0 1 0 1 1 0 0 1 1 1 2（1）驱动方程：（2 分）100 KJ （2）将驱动方程带入 JK 触发器的特性方程，得时序电路的状态方程：（4 分）（3）画出状态表，设初态为Q3Q2Q1Q0=0000，代入状态方程进行计算，得状态表（3 分）（4）画出状态图：（2 分）（5）画出时序图：（4 分）CPQ0Q1Q2Q312345678910（6）由状态图和时序图可以看出，该电路是一个十进制加法计数器。3由图可得1、2的逻辑表达式2121221,QQQQQ，1、2的波形如下图所示。由波形图可知，1超前2一个

49、 CP 周期。4解：（1）304403122130)2(2202222iiiREFDRDDDDRVv 当 D 全为 0 时，V0为 0；当 D 全为 1 时，V0为，V0的输出范围 0-18.75V；（2）当 D3D2D1D0=1110 时，Vv5.171422040 四、设计题（共 27 分）（12分）1合格-1；不合格-0；成功-1；不成功-0 A 0 0 0 0 1 1 1 1 B 0 0 1 1 0 0 1 1 7 8 9 0 1 1 1 1 0 0 0 1 0 0 1 1 0 0 0 1 0 0 1 0 0 0 0 nnQQJ031nQK01nnQQJ012nnQQK012nnnQQ

50、QJ0123n03QK nnnQKQJQ1nnnnnnnQQQQQQQ20120112nnnnnnnQQQQQQQ30301213nnnnnnQQQQQQ1010311nnQQ0102310QQQ Q0000100001000011000100101001010101100111&A B C F C 0 1 0 1 0 1 0 1 F 0 0 0 0 0 1 1 1 ACABACABABCCABCBAF（8 分）2首先两片 161 级联（低位芯片的 TC 作为高 位芯片的计数使能信号），构成 256 进制计数器。从 0000 状态开始计数，当输入第 24 个 CP 脉冲（上升沿）时，输出电路图

51、如下。输出 Q7 Q6Q5 Q4 Q7 Q6Q5 Q4=00011000，同过与非门译码后，反馈给两个芯片的 RD端一个清零信号，立即使 Q7 Q6Q5 Q4 Q7 Q6Q5 Q4返回 00000000 状态，接着 RD端的清零信号也随之消失，74HCT161 重新从 0000 状态开始新的计数周期。这样就跳过了 00011001八个状态，获得了 24 进制计数器。33:7:)(:221RRRttplph R1：R2=4:3 1000343.1243.1tt1f121phCRCRRpl 波形图略 G1 G2A G2B C B A C B A+5V Y0 Y1 Y2 Y4 Y3 Y5 Y6 Y7&F 138 C R1 R2 Vcc 8 4 3 7 6 2 1 5 NE555 F vC vO ET EP LD A B C D TC RD QA QD QC QB CP 74LS161 CP 1 1&ET EP LD A B C D TC RD QA QD QC QB CP 74LS161 1 1 Q0 Q1 Q2 Q3 Q4 Q5 Q6 Q7 三、分析下图所示逻辑电路的最简与或逻辑表达式。（10 分）解：DCBAP1 CDBAPDCABP32,CDBADCABDCBADBCADCBADCBACDBADCABDCBAPPPF321