集成电路设计举例课件

《集成电路设计举例课件》由会员分享，可在线阅读，更多相关《集成电路设计举例课件（34页珍藏版）》请在装配图网上搜索。

1、集成电路设计举例PPT课件18.1 MOS集成电路的正向设计18.1.1 74HC139电路简介18.1.2电路设计18.1.3工程估算18.1.4电路模拟18.1.5版图设计18.1.6版图检查集成电路的正向设计集成电路的正向设计集成电路设计举例PPT课件集成电路的正向设计 1 MOS集成电路的正向设计 1.1 74HC139电路简介 2-4译码器：VDDGndY0aA0aCsaA1aY1aY2aY3aY0bA0bA1bY1bY2bY3bCsb74HC139 集成电路设计举例PPT课件Cs A1 A0 Y1 Y2 Y3 Y40 0 0 0 1 1 10 0 1 1 0 1 10 1 0 1

2、1 0 10 1 1 1 1 1 01 x x 1 1 1 1Y0=Cs+A1+A0=0AY1=Cs+A1+=1A Y2=Cs+A0=1A 0AY3=Cs+=A A0 0*A A1 1*C Cs sA A0 0*A A1 1*C Cs sA A0 0*A A1 1*C Cs sA A0 0*A A1 1*C Cs s集成电路设计举例PPT课件输入门输出缓冲门三输入与非门输出门输入缓冲门内部门集成电路设计举例PPT课件1.2 电路的设计1 输出级电路设计与TTL电路兼容 驱动10个TTL输出高电平时IoH=20 VoHmin=4.4V输出低点平时IoH=4 m VoHmax=0.4V 输出级充放

3、电时间tr=tf15 pF计算电路如图所示以15个PF的电容负载代替10个TTL电路来计算tr、tf输入V为的前一级的输出被认为是理想的输出，即：ViL=Vss,ViH=Vdd计算电流时，负载为电流负载，有拉电流的灌电流。集成电路设计举例PPT课件（1）CMOS N管（W/L）N的计算当输入为高电平时（Vi=Vdd）,N管导通后级TTL电路有较大的灌电流输入，此时（表示成对称形式）使方括号中的值和栅电容Cox及电子迁移率un为最小值:2 20 0t tn n0 0i i2 2s st tn n0 0o ox xN N0 0n nd ds sn n)V VV V(V V)V VV V(V Vi

4、i2 2C C L LWWI Io ox xmma ax xS Si iO O0 0o ox xmmi in nt t C C2 22 23 30 0mma ax xn n0 0n nmmi in nT TT T 2 2 3 33 30 0 3 34 49 95 51 16 64 4.6 6L LWWn nmmi in nnIDSn=20mnuN0=530nTox=7E-8nVto=0.7nV=4.4nVi=5集成电路设计举例PPT课件(2)CMOS P管（W/P）p的计算IoH=20时有 VoHmin=4.4V tr=tf 以Ioh1,simulation assumes that the

5、unit is Angstroms.A level-dependent default can override it.See specific MOSFET levels in this manual.NSUB(DNB,NB):Substrate doping.TPG(TPS):Type of gate material,for analytical models.LEVEL 4 TPG default=0.The TPG value can be:TPG=0 al-gate.TPG=1 same as source-drain diffusion.TPG=-1 gate type oppo

6、site to source-drain diffusion.集成电路设计举例PPT课件XJ:Metallurgical junction depth:XJscaled=XJ SCALMLD(DLAT,LATD):Lateral diffusion into the channel from the source and drain diffusion.If you do not specify LD and XJ,LD default=0.0.If you specify LD,but you do not specify XJ,thensimulation calculates LD fr

7、om XJ.Default=0.75 XJ.For LEVEL 4 only,lateral diffusion is derived from LD XJ.LDscaled=LD SCALMXQC:Coefficient of channel charge share attributed to drain;itsrange is 0.0 to 0.5.This parameter applies only toCAPOP=4 and some of its level-dependent aliases.DELTA:Narrow width factor for adjusting the

8、 threshold.LAMBDA:Channel length modulation.集成电路设计举例PPT课件工程估算1.模型简化 四个三输入与非门中只有一个可被选通并工作,而另三个不工作,所以在C3端经三级反相器后,将不工作的三输入与非门等效为负载电容CL1,与非门的两个输入接高电平,只将C3端信号加在反相器上,因此计算X点之后的部分.X点以前的部分CS这一条之路,最后将结果乘以3倍就可以了.从输入到输出的所有各支路中,只有C3端加入了缓冲级因而增加了延时与功耗,因此估算考虑最坏的情况集成电路设计举例PPT课件CSOutV=5.0L=3uW=1138.5uL=3uW=229.5uL=3u

9、W=46.5uL=3uW=46.5uL=3uW=46.5uL=3uW=118.5uL=3uW=1uL=3uW=46.5uL=3uW=46.5uL=3uW=495uL=3uW=103.5uL=3uW=63uL=3uW=63uL=3uW=63uL=3uW=54uL=3uW=21uL=3uW=345uC=10pFC=10pF集成电路设计举例PPT课件CSA1A2Y0Y1Y2Y3NAND3NAND3NAND3NAND3输入门三输入与非门输出门输入缓冲门内部门输出缓冲门集成电路设计举例PPT课件 2.功耗计算 静态功耗.瞬态功耗,交变功耗,只考虑瞬态功耗PT=CL总fC(VOHVOL)VDDnCL总LP

10、N1LCCCLPN1LCCC)(PF21.6LC)WW(COXPNMAX.1L栅电容 4路三输入与非门的栅作为前级负载,COX考虑最坏情况,故取PF15C,tLMIN.OX PF7175.6CaWCaW)CaWCaW(CNjPPPjNNNjPPPjNNPNMHz30fCmw95.20V)VV(fCPDDOLOHCLT总 设工作频率 集成电路设计举例PPT课件 3.延迟估算定义每级反相器，充电时间常数为)(TPDDPLrVVkC放电时间常数为：)VV(kCTNDDNLf)1()1(12uarthutrr)1()1(12uarthutff于是,充电时间 放电时间1.0u1u为从低电平充到高电平的归

11、一化电平,u为从高电平放电到低电平的归一化电平。估算中取值 1.0u19.0u21.0u19.0u2 集成电路设计举例PPT课件 9.0arth)19.0)(k1k1(VVC21)u1(tha)1u)(21)tt(21tnpTDBL1r2frPHLPLHpdn一级反相器的延时为：61ipdipdns536.10tt集成电路设计举例PPT课件（1）指标要求：输出级 tr=tf（2）指标要求：tpHL25 ns tpLH=25 ns tpLH 25 ns (3)指标要求：fwork=30 MHz 两个译码器的功耗 PD,max=150 mW 即单译码器PD,max=75 mW 电路模拟集成电路设计举例PPT课件版图设计版图设计采用了3um,CMOS设计规则.总体布局要考虑到74HC139中包含两个2-4译码器分别置于中轴线两侧.18.1.6 版图检查 1.版图设计规划检查(DRC)2.电路网表匹配(LVS)检查管脚排列顺序,使其均匀分布四周考虑了散热原则,两个译码分到中轴线两侧布线紧凑,缩短布线长度,减少高晶硅.最小面积大面积接电源集成电路设计举例PPT课件集成电路设计举例PPT课件