DSP设计与实现

《DSP设计与实现》由会员分享，可在线阅读，更多相关《DSP设计与实现（39页珍藏版）》请在装配图网上搜索。

1、退出退出 DSP DSP设计与实现设计与实现 1 绪论绪论2 TMS320C54x的结构原理（的结构原理（P39）3 TMS320LF24x的结构原理（的结构原理（P86）4 DSP的软件设计及的软件设计及C语言开发语言开发（P173）5 DSP集成开发环境集成开发环境CCS（P309）6 系统系统应用程序设计应用程序设计（P345）本课程主要结合本课程主要结合TMS320C54x、TMS320LF240X两个系列两个系列DSP介绍介绍DSP的相关结构原理、开发技术。的相关结构原理、开发技术。退出退出DSPDigital Signal Digital Signal ProcessingProc

2、essingDigital Signal Digital Signal ProcessorProcessor1 绪论绪论1.1 什么是什么是DSP?DSPDSP（数字信号处理）是一门涉及多门学科并广泛应用于（数字信号处理）是一门涉及多门学科并广泛应用于很多科学和工程领域的新兴学科。很多科学和工程领域的新兴学科。数字信号处理包括两个方面的内容数字信号处理包括两个方面的内容:1）算法的研究）算法的研究 2）数字信号处理的实现）数字信号处理的实现 退出退出1.1 什么是什么是DSP退出退出 DSP-数字信号处理器数字信号处理器 1.1 什么是什么是DSP退出退出实现实现方法方法1)1)软件法软件法（

3、计算机高级语言编程、非实时性、算法模拟）（计算机高级语言编程、非实时性、算法模拟）2)2)硬件法（数字电路）硬件法（数字电路）3)3)软硬件结合法软硬件结合法(微处理器微处理器系统系统)通用计算机系统中加入专用的加速处理机；通用计算机系统中加入专用的加速处理机；单片机，用于不太复杂的数字信号处理；单片机，用于不太复杂的数字信号处理；专用的专用的DSP芯片，用户无需编程；芯片，用户无需编程；通用的可编程通用的可编程DSP芯片，具有可编程性和强大的处理能力，在芯片，具有可编程性和强大的处理能力，在实时实时DSP领域中处于主导地位；领域中处于主导地位；基于通用基于通用DSP核的核的ASIC(Appl

4、ication Specific Integrated Circuit)芯片实现。芯片实现。DSP核是通用核是通用DSP器件中的器件中的CPU部分，再配部分，再配上用户所需的存储器和外设组成用户的上用户所需的存储器和外设组成用户的ASIC。ARM FPGA。或以上处理器相互结合或以上处理器相互结合退出退出退出退出退出退出C64xC55x,C547xC28x30/31/32C55+ARM 1.4 TI DSP分类分类定点式：定点式：动态范围小，易溢出，需利用定标防止溢出；功耗低。动态范围小，易溢出，需利用定标防止溢出；功耗低。浮点式：浮点式：动态范围大，没有溢出风险；功耗较大。动态范围大，没有溢

5、出风险；功耗较大。四个工作平台四个工作平台退出退出优化优化和和业内最快的处理器业内最快的处理器提高单片的多通道的处理能力，提高单片的多通道的处理能力，TMS320C3X TMS320C3X 浮点处理器用于图像处理和工业控制浮点处理器用于图像处理和工业控制符号含义：符号含义：C CMOS LC 3.3V,低功耗低功耗,CMOS F 片内带片内带FlashLF 3.3V,低功耗低功耗,片内带片内带Flash A 芯片带加密位芯片带加密位 1.4 TI DSP分类分类退出退出 C28x的是世界上在数字控制应用方面最高性能的的是世界上在数字控制应用方面最高性能的DSPs核心核心。内含内含flashfl

6、ash内存以及高达内存以及高达150MIPS150MIPS的的DSPsDSPs。提供高达。提供高达400 MIPS400 MIPS的的计算频宽计算频宽,能够实时处理许多复杂的控制算法能够实时处理许多复杂的控制算法,如：无感测速度控如：无感测速度控制、随机的制、随机的PWMPWM、功率因子改善等。、功率因子改善等。C28C28亦是世界上程序代码最有亦是世界上程序代码最有效率的效率的DSPsDSPs，且程序代码与目前所有的，且程序代码与目前所有的C2000 DSPsC2000 DSPs的兼容。的兼容。退出退出退出退出 0.15mW)工作功率低于工作功率低于 0.15mW/MHz，执行速度高达执行速

7、度高达900 MIPS，满足实时嵌入设备的，满足实时嵌入设备的要求，要求，退出退出退出退出退出退出黄色为黄色为54x的；的；绿色为绿色为55x比比54x增多的；增多的；退出退出55x与与54x在常用算法执行上的比较：在常用算法执行上的比较：退出退出功功效（低至效（低至 470mW 工作功耗工作功耗/7mW 待机功耗）、待机功耗）、通信和宽带基础设施通信和宽带基础设施、工业、医疗、测试和测量、高端计算和高性能音频等应用、工业、医疗、测试和测量、高端计算和高性能音频等应用。退出退出退出退出退出退出TMS320C647x 多核多核 DSP(最高性能的多核最高性能的多核DSP)多个多个 C64x+内核

8、集成在一个芯片上，内核集成在一个芯片上，具有高达具有高达 4.2GHz 的性能的性能,还包含业界功耗最低的多核器件还包含业界功耗最低的多核器件,最佳功率性能的多最佳功率性能的多核核 DSP 具有具有 3GHz 性能（在性能（在 6.5 MMAC/mW 时）时）具有高达具有高达 33,600 MMACS（16 位）的测试性能位）的测试性能 与基于与基于 C64x 或或 C64x+内核的内核的 TI 单核单核 DSP 100%的代码兼容性的代码兼容性;还具有：串行器还具有：串行器/解串器解串器(SERDES)接口和串行快速接口和串行快速 I/O(SRIO);SGMII 以太网以太网 MAC(EMA

9、C)，天线接口，天线接口(AIF)，高，高达达 4.8MB 的的 L1/L2 RAM，在芯片上以，在芯片上以 667 MHz 运行的运行的TI 最最快速的快速的 DDR2 存储器接口，存储器接口，C647x 多核多核 DSP 应用应用：通信基础设施、高端产业、任务：通信基础设施、高端产业、任务关键型应用、测试和测量、医疗成像等。关键型应用、测试和测量、医疗成像等。退出退出退出退出哈佛哈佛(Havard)结构结构程序空间和数据空间分开，各自有自程序空间和数据空间分开，各自有自己的地址总线和数据总线，能够同时取指令己的地址总线和数据总线，能够同时取指令(来自程序存储来自程序存储器器)和取操作数和取

10、操作数(来自数据存储器来自数据存储器)。图图 哈佛结构哈佛结构程序存程序存储器储器程序地址程序地址总线总线PAB程序数据程序数据总线总线PDB数据存数据存储器储器数据地址数据地址总线总线DAB数据数据数据数据总线总线DDB改进的哈佛结构改进的哈佛结构 允许在程序空间和数据空间之间相互存储、传送数据允许在程序空间和数据空间之间相互存储、传送数据,使这些使这些数据可以由算术运算指令直接调用数据可以由算术运算指令直接调用,增强芯片的灵活性；增强芯片的灵活性；提供了存储指令的高速缓冲器（提供了存储指令的高速缓冲器（cache）和相应的指令）和相应的指令,当重复当重复执行这些指令时执行这些指令时,只需读

11、入一次就可连续使用，不需要再次从程只需读入一次就可连续使用，不需要再次从程序存储器中读出序存储器中读出,从而减少了指令执行作需要的时间。从而减少了指令执行作需要的时间。退出退出多条地址、数据总线多条地址、数据总线，可保证同时进行取指令和多个数据存可保证同时进行取指令和多个数据存取操作，并由辅助寄存器自动增减地址进行寻址，使取操作，并由辅助寄存器自动增减地址进行寻址，使CPU在一个在一个机器周期内可多次对程序空间和数据空间进行访问。机器周期内可多次对程序空间和数据空间进行访问。总线越多，总线越多，在同一时间内实现的操作越多，所完成的功能就越复杂。在同一时间内实现的操作越多，所完成的功能就越复杂。

12、DSP芯芯片都采用多总线结构，大大地提高了片都采用多总线结构，大大地提高了DSP的运行速度。的运行速度。例如例如,TMS320C240 x内部有数据读总线、数据写总线、程序内部有数据读总线、数据写总线、程序读总线，还有相对应的地址总线，可以实现：读总线，还有相对应的地址总线，可以实现：一个机器周期内从程序存储器取一个机器周期内从程序存储器取1条指令条指令从数据存储器读从数据存储器读1个操作数个操作数向数据存储器写向数据存储器写1个操作数个操作数 内部总线是个十分重要的资源。内部总线是个十分重要的资源。2)多总线结构多总线结构退出退出 DSP执行一条指令，可分成取指、译码、取操作和执行等几执行一

13、条指令，可分成取指、译码、取操作和执行等几个阶段。在程序运行过程中这几个阶段是重叠的，这样，在执行个阶段。在程序运行过程中这几个阶段是重叠的，这样，在执行本条指令的同时，还依次完成了后面本条指令的同时，还依次完成了后面3条指令的取操作数、译码条指令的取操作数、译码和取指，将指令周期降低到最小值。和取指，将指令周期降低到最小值。利用这种流水线结构，加上执行重复操作，就能保证数字信利用这种流水线结构，加上执行重复操作，就能保证数字信号处理中用得最多的乘法累加运算可以在单个指令周期内完成。号处理中用得最多的乘法累加运算可以在单个指令周期内完成。四级流水线操作四级流水线操作3)流水线操作流水线操作(p

14、ipeline)退出退出4)多处理单元多处理单元 DSP内部一般都包括有多个处理单元，如：内部一般都包括有多个处理单元，如：算术逻辑运算单元算术逻辑运算单元(ALU)辅助寄存器运算辅助寄存器运算单元单元(ARAU)累加器累加器(ACC)硬件乘法器硬件乘法器(MUL)它们可以在一个指令周期内同时进行运算。例如，当执行它们可以在一个指令周期内同时进行运算。例如，当执行一次乘法和累加的同时，辅助寄存器单元已经完成了下一个地一次乘法和累加的同时，辅助寄存器单元已经完成了下一个地址的寻址工作，为下一次乘法和累加运算做好了充分的准备。址的寻址工作，为下一次乘法和累加运算做好了充分的准备。为了适应数字信号处

15、理的需要，当前的为了适应数字信号处理的需要，当前的DSP芯片都配有专用芯片都配有专用的的硬件乘法硬件乘法-累加单元累加单元(MAC)，可在一个周期内完成一次乘法和，可在一个周期内完成一次乘法和累加操作。如矩阵运算、累加操作。如矩阵运算、FIR和和IIR滤波、滤波、FFT变换等专用信号的变换等专用信号的处理。处理。退出退出5)硬件配置强硬件配置强 除除CUP的多处理单元外，的多处理单元外，DSP的接口功能也愈来愈强，更易的接口功能也愈来愈强，更易于完成系统设计。于完成系统设计。如如240 x集成了集成了AD转换器、片内闪存、多路复用转换器、片内闪存、多路复用I/O引脚、事引脚、事件管理器、串行通

16、信接口模块、串行外设模块、具有独立总线的件管理器、串行通信接口模块、串行外设模块、具有独立总线的直接存储访问单元直接存储访问单元DMA、CAN总线模块、用于仿真的总线模块、用于仿真的JTAG接口接口等。等。6）特殊的）特殊的DSP指令指令 为了更好地满足数字信号处理应用的需要，在为了更好地满足数字信号处理应用的需要，在DSP的指令系的指令系统中，设计了一些特殊的统中，设计了一些特殊的DSP指令。例如，重复、位反转、乘积指令。例如，重复、位反转、乘积累加、循环指令，又如累加、循环指令，又如240 x中的中的DMOV和和LDT指令，使得寻址、指令，使得寻址、排序的速度大大提高。排序的速度大大提高。

17、退出退出8）指令周期短）指令周期短 基于以上特点，以及基于以上特点，以及DSP广泛采用亚微米广泛采用亚微米CMOS制造工艺，制造工艺，其运行速度越来越快。如其运行速度越来越快。如C2000运行速度可达运行速度可达600MFLOPS，C5000运行速度可达运行速度可达600 MIPS；C6000的运行速度达到的运行速度达到8000 MIPS，多核的更高。，多核的更高。7)运算精度高运算精度高 一般一般DSP的字长为的字长为16位、位、24位、位、32位。为防止运算过程中位。为防止运算过程中溢出，有的累加器达到溢出，有的累加器达到40位。此外，一批浮点位。此外，一批浮点DSP，例如，例如C3x、C

18、4x、ADSP21020等，则提供了更大的动态范围。等，则提供了更大的动态范围。退出退出1.6 典型典型DSP系统构成系统构成退出退出1.7 DSP系统的设计过程系统的设计过程 DSP应用系统的设计过程如图所示。应用系统的设计过程如图所示。根据需求写出任务书根据需求写出任务书确定设计目标确定设计目标算法研究和系统模拟实现算法研究和系统模拟实现定义系统性能指标定义系统性能指标选择选择DSP芯片芯片和外围芯片和外围芯片硬件设计硬件设计硬件调试硬件调试软件设计软件设计软件调试软件调试系统集成和测试系统集成和测试设计步骤分几个阶段：设计步骤分几个阶段：（1）明确设计任务，确定设计目标）明确设计任务，确

19、定设计目标（2）算法模拟，确定性能指标）算法模拟，确定性能指标（3）选择）选择DSP芯片和外围芯片芯片和外围芯片（4）设计实时的）设计实时的DSP应用系统应用系统（5）硬件和软件调试）硬件和软件调试（6）系统集成和测试）系统集成和测试 退出退出退出退出退出退出含有控制器局域网络含有控制器局域网络(CAN)2.0B模块。模块。3种低功耗模式的电源管理。种低功耗模式的电源管理。3.3V内核工作电源内核工作电源 5VFlash编程电源编程电源 用于仿真的用于仿真的JTAG接口接口退出退出uSPI与与SCI有什么区别？有什么区别？通常用于通常用于DSP与扩展外设以及其它处理器间进行通信，如显与扩展外设

20、以及其它处理器间进行通信，如显示驱动器、示驱动器、ADC、DAC、EPROM、RTC以及主从模式的以及主从模式的多处理器应用等。多处理器应用等。p串行外设接口（串行外设接口（SPI）是一种）是一种同步同步串行输入串行输入/输出接口，传输出接口，传输速率较高（输速率较高（LSPCLK/4），适于板级通信。），适于板级通信。p串行通信接口（串行通信接口（SCI）是一种）是一种异步异步串行接口，通常需经过串行接口，通常需经过收发器进行电平转换，通信速率较低，适于长距离通信。收发器进行电平转换，通信速率较低，适于长距离通信。uSPI适于那些应用场合？适于那些应用场合？退出退出 在在TMS320LF24

21、0 xTMS320LF240 x系列的系列的DSPDSP中，不同型号芯片的引脚数是不中，不同型号芯片的引脚数是不同的。同的。TMS320LF2407ATMS320LF2407A的引脚涵盖了其他芯片的所有引脚。的引脚涵盖了其他芯片的所有引脚。退出退出功能结构图功能结构图C2xxDSP内核DARAM(B0)256字PLL时钟DARAM(B1)256字10bit ADC具有双排序器DARAM(B2)32字SCISPICANSARAM 2K字WDFlash/ROM32K 字4K/12K/12K/4K数字I/O与其他引脚共享JTAG端口外部存储器接口事件管理器A 3个捕获输入 6个比较/PWM输出 2个

22、定时器/PWM 事件管理器B 3个捕获输入 6个比较/PWM输出 2个定时器/PWM退出退出TMS320LF2407ATMS320LF2407A共有共有144144个引脚，可分为以下几类：个引脚，可分为以下几类：事件管理器事件管理器A(EVA)A(EVA)引脚；引脚；事件管理器事件管理器B(EVB)B(EVB)引脚；引脚；模数转换器模数转换器(ADC)(ADC)引脚；引脚；通信模块通信模块(CAN/SPI/SCI)(CAN/SPI/SCI)引脚；引脚；外部中断与时钟引脚；外部中断与时钟引脚；振荡器振荡器/PLL/FLASH/PLL/FLASH/引导程序及其他引脚；引导程序及其他引脚；JTAG

23、JTAG仿真测试引脚；仿真测试引脚；地址地址/数据和存储器控制信号引脚；数据和存储器控制信号引脚；电源引脚电源引脚。退出退出控制界面系统控制程序地址控制数据地址控制乘法器加法器算术逻辑运算桶形移位器程序/数据存储器串行口并行口定时器计数器中断I/O扩展口中央处理器比较器特殊功能寄存器存储控制界面外设控制界面PABPBCABCBDABDBEABEB退出退出 模块化结构设计，使派生器件得到了更快的发展。模块化结构设计，使派生器件得到了更快的发展。先进的先进的ICIC制造工艺，降低了芯片的功耗制造工艺，降低了芯片的功耗,提高了芯片的性能。提高了芯片的性能。采用先进的静态设计技术，进一步降低了功耗，使

24、芯片具有采用先进的静态设计技术，进一步降低了功耗，使芯片具有更强的应用能力。更强的应用能力。围绕围绕1 1组程序总线、组程序总线、3 3组数据总线和组数据总线和4 4组地址总线而建立的改组地址总线而建立的改进哈佛结构，提高了系统的多功能性和操作的灵活性。进哈佛结构，提高了系统的多功能性和操作的灵活性。高度并行性和专用硬件逻辑的高度并行性和专用硬件逻辑的CPUCPU设计，提高了芯片的性能设计，提高了芯片的性能 具有完善的寻址方式和高度专业化指令系统具有完善的寻址方式和高度专业化指令系统,更适应于快速算更适应于快速算法的实现和高级语言编程的优化。法的实现和高级语言编程的优化。退出退出 电源引脚电源引脚 时钟引脚时钟引脚 控制引脚控制引脚 封装不同引脚数目也不同。封装不同引脚数目也不同。C5402 144引脚引脚