《数字逻辑电路》试题2

《《数字逻辑电路》试题2》由会员分享，可在线阅读，更多相关《《数字逻辑电路》试题2（10页珍藏版）》请在装配图网上搜索。

1、数字逻辑电路试题2 一、选择题每题1.5分 第一章： 1. 带符号位二进制数10010的反码是 。 A. 11100 B. 10010 C. 10011 D. 11100110 2. 十进制数5对应的余3码是 。 A. 0 B. 1000 C. 0 D. 1100 3. 二进制代码1对应的格雷码是 。 A. 1 B. 0 C. 1110 D. 0001 第二章： 1. 以下公式中哪一个是错误的？ A. 0?A?A B. A?A?A C. (A?B)-A-B? D. A?BC?(A?B)(A?C) 2. 以下各式中哪个是三变量A、B、C的最小项？ A. A?B? B. A-B-C C.ABC D

2、. B-C? 3. 以下函数中不等于A的是 。 A. A1 B. AA C. AAB D. AAB 4. 在逻辑代数的加法运算中，11 。 A. 2 B. 1 C. 10 D. 0 5. A?1 。 A. A B. 1 C. A? D. 0 6. 含有A、B、C、D四个逻辑变量的函数Y=A+B+D中所含最小项的个数是 A. 3 B. 8 C. 14 D. 16 7. 以下函数中等于AB的是 。 A. A1B B. ABB C. AAB D. AAB 8. 为了将600份文件顺序编码，假如采用二进制代码，最少需要用 位。 A. 3 B. 10 C. 1024 D. 600 9. 为了将600个运

3、发动顺序编码，假如采用八进制代码，最少需要用 位。A. 3 B. 4 C. 10 D. 75 第三章： 。 1. 采用漏极开路输出门电路OD门主要解决了 。 A. CMOS门不能相“与”的问题 B. CMOS门的输出端不能“线与”的问题 C. CMOS门的输出端不能相“或”的问题 2. 以下哪个特点不属于CMOS传输门？ A. CMOS传输门属于双向器件。 B. CMOS的输入端和输出端可以互易使用。 C. CMOS传输门很容易将输入的高、低电平VDD1/0V变换为输出的高、低电平VDD2/0V。 3. 晶体三极管是 ，场效应管是 。 A. 电压控制器件 B. 电流控制器件 C. 其它物理量控

4、制器件 4. 假如将与非门当作反相器使用，各输入端应如何连接？ A. 与非门的一个输入端当作反相器的输入端，其它输入端都接高电平 B. 与非门的一个输入端当作反相器的输入端，其它输入端都接低电平 C. 与非门的一个输入端当作反相器的输出端，其它输入端都接高电平 D. 与非门的一个输入端当作反相器的输出端，其它输入端都接低电平 5. 以下哪种门电路不能实现数据的双向传输？ A. OD门 B. CMOS传输门 C. 三态门 6. 假如将异或门当作反相器使用，各输入端应如何连接？ A. 异或门的一个输入端当作反相器的输入端，另一个输入端都接高电平 B. 异或门的一个输入端当作反相器的输入端，另一个输

5、入端都接低电平 C. 异或门的一个输入端当作反相器的输出端，另一个输入端都接高电平 D. 异或门的一个输入端当作反相器的输出端，另一个输入端都接低电平 第四章： 1. 编码电路和译码电路中， 电路的输出是二进制代码。 A. 编码 B. 译码 C. 编码和译码 2. 在以下逻辑电路中，不是组合逻辑电路的有( )。 A. 译码器 B. 数据选择器 C. 计数器 D. 数值比拟器 3. 是构成组合逻辑电路的根本单元。 A. 触发器 B. 门电路 C. 门电路和触发器 4. 以下说法错误的选项是 。 A. 74HC148的输入和输出均以低电平作为有效信号。 B. 74HC138的输出以低电平作为有效信

6、号。 C. 7448的输出以低电平为有效信号。 5. 对于3位二进制译码器，其相应的输出端共有 个。 A. 3 B. 8 C. 6 D. 10 6. 一个8选1数据选择器的地址端有 个。 A. 8 B. 1 C. 3 D. 2 7. 用7448可以直接驱动 的半导体数码管。 A. 共阴极 B. 共阳极 8. 两个1位二进制数A和B相比拟，可以用 作为A B的输出信号YAB。 A. AB? B. A?B C. A?B D. (A?B)? 9. 两个1位二进制数A和B相比拟，可以用 作为A B的输出信号YAB。 A. AB? B. A?B C. A?B D. (A?B)? 10. 两个1位二进制数

7、A和B相比拟，可以用 作为A = B的输出信号YA=B。 A. AB? B. A?B C. A?B D. (A?B)? 11. 一个4选1数据选择器的地址端有 个。 A. 8 B. 1 C. 3 D. 2 ?的低电平输出信号表示 12. 在8线3线优先编码器74HC148中，扩展端YEX。 A. “电路工作，但无编码输入” B. “电路工作，而且有编码输入” 第五章： 1. 为实现将D触发器转换成T?触发器，应使 。 A. D=Q B. D=Q? C. D=T 2. 为实现将D触发器转换成T触发器，应使 。 A. D=Q B. D=Q? C. D=T D. D?TQ-T?Q 3. 为实现将JK

8、触发器转换成T?触发器，应使 。 A. J=K=T B. J=K=1 C. J?T?，KT D. J?T，KT? 4. JK触发器，在J=K=1时，加上时钟脉冲，那么触发器( ) A. 保持原态 B. 置0 C. 置1 D. 翻转 5. 一个触发器可记录一位二进制代码，它有 个稳态。 A. 0 B. 1 C. 2 D.4 6. 存储8位二进制信息需要 个触发器。 A. 2 B. 3 C. 4 D. 8 7. JK触发器，在J=0，K=1时，加上时钟脉冲，那么触发器( ) A. 保持原态 B. 置0 C. 置1 D. 翻转 8. 对于T触发器，假设原态Q=0，欲使次态Q*?1，应使输入端T= 。

9、 A. 0 B. 1 C. Q D. Q? 9. 对于T触发器，假设原态Q=1，欲使次态Q*?1，应使输入端T= 。 A. 0 B. 1 C. Q D. Q? 第六章： 1. 以下说法正确的选项是 。 A. 编码器是时序逻辑电路。 B. 计数器是时序逻辑电路。 C. 单稳态触发器有两个稳定状态。 D. 存放器是组合逻辑电路。 2. 以下集成电路属于计数器的是 。 A. 74LS138 B. 74LS148 C. 74LS160 D. 74LS151 3. Moore型时序逻辑电路的输出是( A.输入 B.系统状态 )的函数。 C输入和系统状态 4. 某计数器的输出波形如以下图所示，该计数器是

10、进制计数器。 A. 4 B. 5 C. 6 D. 7 5. 4位移位存放器作环形计数器时，会有 个无效状态。 A. 8 B. 10 C. 12 D. 16 6. 一个4位的二进制减法计数器，由0000状态开场，经过25个时钟脉冲后，此计数器的状态为( )。 A. 1100 B. 1000 C. 0111 D. 0 7. 一位8421BCD码计数器至少需要 个触发器。 A. 3 B. 4 C. 5 D. 10 8. 用同步二进制计数器从0做加法，计到十进制数178，那么最少需要 个触发器。 A. 10 B. 6 C. 7 D. 8 9. 4位移位存放器，串行输入时经 个脉冲后，4位数码全部移入存

11、放器中。 A. 2 B. 4 C. 10 D. 16 第七章： 1. 要构成容量为4K8的RAM，需要 片容量为2568的RAM。 A. 4 B. 8 C. 16 D. 32 2. 寻址容量为256K4的RAM需要 根地址线。 A. 4 B. 8 C. 16 D. 18 3. 一个容量为5121的静态RAM具有 。 A. 地址线9根，数据线1根 B. 地址线1根，数据线9根 C. 地址线512根，数据线9根 D. 地址线9根，数据线512根 第十章： 1. 石英晶体多谐振荡器的突出优点是 。 A. 速度高 B. 电路简单 C. 振荡频率稳定 D. 输出波形边沿陡峭 2. TTL单定时器型号的最

12、后几位数字为 。 A. 555 B. 556 C. 7555 D. 7556 3. CMOS双定时器型号的最后几位数字为 。 A. 555 B. 556 C. 7555 D. 7556 4. 以下各电路中， 可以产生脉冲定时。 A. 多谐振荡器 B. 单稳态触发器 C. 施密特触发器 D. 石英晶体多谐振荡器 5. 用555定时器组成施密特触发器，当输入控制端CO外接10V电压时，回差电压为 V。 A. 3.33V B. 5V C. 6.66V D. 10V 6. 多谐振荡器可产生 。 A. 正弦波 B. 矩形脉冲 C. 三角波 D. 锯齿波 第十一章： 1. 4位倒T型电阻网络DAC的电阻网络的电阻取值有 种。 A. 1 B. 2 C. 4 D. 8 第 10 页 共 10 页