《集成电路器件工艺》PPT课件

《《集成电路器件工艺》PPT课件》由会员分享，可在线阅读，更多相关《《集成电路器件工艺》PPT课件（60页珍藏版）》请在装配图网上搜索。

1、1,第四章集成电路器件工艺,4.1 双极型集成电路的基本制造工艺 4.2 MESFET和HEMT工艺 4.3 MOS工艺和相关的VLSI工艺 4.4 BiCMOS工艺,2,第四章集成电路器件工艺,表 4.1,3,图4.1 几种IC工艺速度功耗区位图,4,4.1 双极型集成电路的基本制造工艺 4.2 MESFET和HEMT工艺 4.3 MOS工艺和相关的VLSI工艺 4.4 BiCMOS工艺,5,4.1.1双极性硅工艺,早期的双极性硅工艺：NPN三极管,图4.2,1,2,3,6,先进的双极性硅工艺：NPN三极管,图4.2,1.4,2,5,6,7,8,7,GaAs基同质结双极性晶体管并不具有令人满

2、意的性能,4.1.2HBT工艺,8,AlGaAs /GaAs基异质结双极性晶体管,(a) (b) 图4.3 GaAs HBT的剖面图(a)和能带结构(b),9,GaAs 基 HBT InP 基 HBT Si/SiGe的HBT,10,4.2MESFET和HEMT工艺,GaAs工艺：MESFET,图4.4 GaAs MESFET的基本器件结构,引言,欧姆,欧姆,肖特基,金锗合金,11,MESFET,增强型和耗尽型 减小栅长 提高导电能力,12,GaAs工艺：HEMT,图4.5 简单HEMT的层结构,栅长的减小,大量的可高速迁移的电子,13,GaAs工艺：HEMT工艺的三明治结构,图4.6 DPD-

3、QW-HEMT的层结构,14,Main Parameters of the 0.3 mm Gate Length HEMTs,HEMT-Type,Parameters,E-HEMT,D-HEMT,V,th,0.5 V,-0.7 V,I,dsmax,200 mA/mm,(V,gs,= 0.8 V),180 mA/mm,(V,gs,= 0 V),G,m,500 mS/mm,400 mS/mm,R,s,0.6,W,mm,0.6,W,mm,f,T,45 GHz,40 GHz,表 4.2 : 0.3 m 栅长HEMT的典型参数值,15,不同材料系统的研究,GaAs InP SiGe,16,与Si三极管相

4、比，MESFET和HEMT的缺点为: 跨导相对低; 阈值电压较敏感于有源层的垂直尺寸形状和掺杂程度； 驱动电流小 阈值电压变化大：由于跨导大，在整个晶圆上，BJT的阈值电压变化只有几毫伏，而MESFET，HEMT由于跨导小，要高十倍多。,17,4.3 MOS工艺和相关的VLSI工艺,18,图4.7 MOS工艺的分类,19,认识MOSFET,线宽(Linewidth), 特征尺寸(Feature Size)指什么？,20,MOS工艺的特征尺寸(Feature Size),特征尺寸: 最小线宽 最小栅长,图 4.8,21,4.3.1 PMOS工艺早期的铝栅工艺,1970年前，标准的MOS工艺是铝栅

5、P沟道。,图 4.9,22,铝栅PMOS工艺特点：,l铝栅，栅长为20m。 lN型衬底，p沟道。 l氧化层厚1500。 l电源电压为-12V。 l速度低，最小门延迟约为80100ns。 l集成度低，只能制作寄存器等中规模集成电路。,23,Al栅MOS工艺缺点,制造源、漏极与制造栅极采用两次掩膜步骤不容易对齐。这好比彩色印刷中，各种颜色套印一样，不容易对齐。若对不齐，彩色图象就很难看。在MOS工艺中，不对齐的问题，不是图案难看的问题，也不仅仅是所构造的晶体管尺寸有误差、参数有误差的问题，而是可能引起沟道中断，无法形成沟道，无法做好晶体管的问题。,24,Al栅MOS工艺的栅极位错问题,图 4.10

6、,25,铝栅重叠设计,栅极做得长，同S、D重叠一部分,图 4.11,26,铝栅重叠设计的缺点,lCGS、CGD都增大了。 l加长了栅极，增大了管子尺寸，集成度降低。,27,克服Al栅MOS工艺缺点的根本方法,将两次MASK步骤合为一次。让D，S和G三个区域一次成形。这种方法被称为自对准技术。,28,自对准技术与标准硅工艺,1970年，出现了硅栅工艺(采用了自对准技术）。 多晶硅Polysilicon，原是绝缘体，经过重扩散，增加了载流子，可以变为导体，用作电极和电极引线。 在硅栅工艺中，S，D，G是一次掩膜步骤形成的。先利用光阻胶保护，刻出栅极，再以多晶硅为掩膜，刻出S，D区域。那时的多晶硅还

7、是绝缘体，或非良导体。经过扩散，杂质不仅进入硅中，形成了S和D，还进入多晶硅，使它成为导电的栅极和栅极引线。,29,标准硅栅PMOS工艺,图 4.12,30,硅栅工艺的优点：,l自对准的，它无需重叠设计，减小了电容，提高了速度。 l无需重叠设计，减小了栅极尺寸，漏、源极尺寸也可以减小，即减小了晶体管尺寸，提高了速度，增加了集成度。 增加了电路的可靠性。,31,4.3.2NMOS工艺,由于电子的迁移率e大于空穴的迁移率h，即有e2.5h, 因而，N沟道FET的速度将比P沟道FET快2.5倍。那么，为什么MOS发展早期不用NMOS工艺做集成电路呢？问题是NMOS工艺遇到了难关。所以, 直到1972

8、年突破了那些难关以后, MOS工艺才进入了NMOS时代。,32,了解NMOS工艺的意义,目前CMOS工艺已在VLSI设计中占有压倒一切的优势. 但了解NMOS工艺仍具有几方面的意义: CMOS工艺是在PMOS和NMOS工艺的基础上发展起来的. 从NMOS工艺开始讨论对于学习CMOS工艺起到循序渐进的作用. NMOS电路技术和设计方法可以相当方便地移植到CMOS VLSI的设计. GaAs逻辑电路的形式和众多电路的设计方法与NMOS工艺基本相同.,33,增强型和耗尽性MOSFET (Enhancement mode and depletion mode MOSFET),FET（Field Eff

9、ect Transisitor） 按衬底材料区分有Si, GaAs, InP 按场形成结构区分有J/MOS/MES 按载流子类型区分有P/N 按沟道形成方式区分有E/D,34,E-/D-NMOS和E-PMOS的电路符号,图 4.13,35,E-NMOS的结构示意图(增强型VD=0V, Vgs=Vsb=0V),图4.14 E-NMOS的结构示意图,36,D-NMOS的结构示意图(耗尽型 VD=0V, Vgs=Vsb=0V),图4.14 D-NMOS的结构示意图,37,E-PMOS的结构示意图 (增强型 VD=0V, Vgs=Vsb=0V),图4.14 E-PMOS的结构示意图,38,工作原理：在

10、栅极电压作用下，漏区和源区之间形成导电沟道。这样，在漏极电压作用下，源区电子沿导电沟道行进到漏区，产生自漏极流向源极的电流。改变栅极电压，控制导电沟道的导电能力，使漏极电流发生变化。,E-NMOS工作原理图,39,E-NMOS工作原理图,VgsVt，Vds=0V,VgsVt，VdsVgs-Vt,VgsVt，VdsVgs-Vt,图4.15 不同电压情况下E-NMOS的沟道变化,P. 56,40,NMOS工艺流程,图4.16 NMOS工艺的基本流程,41,表4.3 NMOS的掩膜和典型工艺流程,42,图4.17 NMOS反相器电路图和芯片剖面示意图,S,D,D,S,43,4.3.3 CMOS工艺,

11、进入80年代以来，CMOS IC以其近乎零的静态功耗而显示出优于NMOS，而更适于制造VLSI电路，加上工艺技术的发展，致使CMOS技术成为当前VLSI电路中应用最广泛的技术。 CMOS工艺的标记特性 阱/金属层数/特征尺寸,44,1Poly-, P阱CMOS工艺流程,图4.18,45,典型1P2M n阱CMOS工艺主要步骤,46,图4.18 P阱CMOS芯片剖面示意图,47,图4.19 N阱CMOS芯片剖面示意图,48,图4.20 双阱CMOS工艺,（1） （2）,（3） （4）,P阱注入,N阱注入,衬底准备,光刻P阱,去光刻胶,生长SiO2,49,（5） （6）,（7） （8）,生长 Si

12、3N4,有源区,场区注入,形成厚氧,多晶硅淀积,50,（9） （10）,（11） （12）,N+注入,P+注入,表面生长SiO2薄膜,接触孔光刻,51,（13）,淀积铝形成铝连线,52,CMOS的主要优点是集成密度高而功耗低，工作频率随着工艺技术的改进已接近TTL电路，但驱动能力尚不如双极型器件，所以近来又出现了在IC内部逻辑部分采用CMOS技术，而I/O缓冲及驱动部分使用双极型技术的一种称为BiCMOS的工艺技术。,4.4 BiCMOS工艺,53,BiCMOS工艺技术大致可以分为两类：分别是以CMOS工艺为基础的BiCMOS工艺和以双极工艺为基础的BiCMOS工艺。一般来说，以CMOS工艺为

13、基础的BiCMOS工艺对保证CMOS器件的性能比较有利，同样以双极工艺为基础的BiCMOS工艺对提高保证双极器件的性能有利。影响BiCMOS器件性能的主要部分是双极部分，因此以双极工艺为基础的BiCMOS工艺用的较多。,54,BiCMOS工艺下NPN晶体管的俯视图和剖面图,55,A. 以P阱CMOS工艺为基础的BiCMOS工艺,图4.21 P阱CMOS-NPN结构剖面图,缺点: 基区厚度太, 使得电流增益变小,56,B. 以N阱CMOS工艺为基础的BiCMOS工艺,图4.22 N阱CMOS-NPN体硅衬底结构剖面图,优缺点: 基区厚度变薄, 但是集电极串联电阻还是很大,57,图4.23 N阱CMOS-NPN外延衬底结构剖面图,改进：N阱下设置N+隐埋层 , 并P型外延衬底, 目的：减小集电极串联电阻，提高抗闩锁性能,58,C. 以双极性工艺为基础的BiCMOS工艺,59,图4.24 P阱BiCMOS,横向,纵向,外延,埋层,高压 大电流,60,图4.25 以双极工艺为基础的双埋层 双阱Bi-CMOS工艺的器件结构剖面图,掩埋层,掩埋层,改进: 可提高CMOS器件的性能,