《复习大纲校本》PPT课件.ppt

《《复习大纲校本》PPT课件.ppt》由会员分享，可在线阅读，更多相关《《复习大纲校本》PPT课件.ppt（52页珍藏版）》请在装配图网上搜索。

1、,考试时间:18周一(6月23日)10:00-12:00 课程课序号：30334440-0 考试地点:综合楼C203(制造学院) 综合楼C105左(电气学院等) 课程课序号：30334440-1 考试地点:综合楼C204(其他) 综合楼C105右(11班）,答疑时间：17周四（梁、张) 17周五（贾） 17周日（陈） 9:00-11:00 14:00-16:00 答疑地点：N1-A4楼休息室,考试注意事项： 1、遵守考试纪律 2、带有效证件 3、全部答案写在答题纸上；到正确的考室； 任课教师：陈彬兵,高等教育出版社 康华光,数字电子技术基础复习大纲,1.研究对象：输入-输出间的逻辑关系。 2.

2、采用二进制：二元函数，两种状态，用0、1表示 3.分析工具：逻辑代数 4.表达方式：真值表、逻辑表达式、逻辑图、卡诺图、时序图（波形图）、状态图等。 5.分类：组合逻辑电路-逻辑门电路 时序逻辑电路-锁存器和触发器,数字电路特点：,主要内容：,一、数字逻辑基础（第1章，第2章) 二、组合逻辑电路（第3、4章） 三、时序逻辑电路（第5、6章） 四、半导体存储器和可编程逻辑器件（第7章） 五、脉冲波形的产生与变换（第8章） 六、A/D、D/A转换（第9章）,一、数字逻辑基础,1、数制与码 数制：以R为基数的计数体制 R=2、8、10、16 位权：Rn-1R2R1R0.R-1R-2R-m 一般表达式

3、：,n- 整数位数 m- 小数位数 Ki- 各位系数 R- 基数,处于不同位置的数码 Ki 所代表的数值是不同的，每一位的权数（位权）是 Ri 。,数制间的转换,二进制与十六进制数、八进制数之间的转换 24=16，四位二进制数对应一位十六进制数。 23=8， 三位二进制数对应一位八进制数。 举例：,3AF.2H = 0011 1010 1111.0010 = 1110101111.001B 3 A F 2 1111101.11B = 0111 1101.1100 = 7D.CH 7 D C 十六进制和八进制是二进制的另一种表达形式，一一对应，能简单互换。,二进制数（B、O、H）,取不同R按展开

4、式展开，然后按照十进制运算法则求和。,1011.1010B=（123+121+120+12-1+12-3）D=11.625D DFC.8H =（13162+15161+12160+816-1）D = 3580.5D,十进制数（D）,十进制数（D）,二进制数（B、O、H）,码,编码：把若干个0和1按一定规律编排在一起，组成不同的代码，并且赋予每个代码以固定的含义（十进制数值、字母、符号等）。编码器能自动实现编码操作。 用n位二进制代码可以表达2n个不同的信号 需要编码的信息有N项，则2n N A.每一组代码都可以看作是一个包含特定含义的符号，各组代码之间以及每组代码内部各位之间没有一定的数值进位

5、关系。 B.信息与代码间的对应关系完全是人为规定的，可以任意编，但在制定编码时，应该使编码顺序有一定的规律可循。,几种常见编码 A.自然二进制码（8421码）：在数值上与对应的十进制 恰好相等位数n由N决定。 B.二-十进制码（BCD码） 固定4位二进制编码表示十进制的0-9十个数码。 由于4位二进制码可以表示24=16种信号，所以在表示0-9这十个数码时就有不同的组合，即不同的编码方式： 8421BCD码 2421BCD码 5421BCD码 余3码：8421BCD码+0011,判断及填空：,1.四位二进制代码有16种组合，表示0-9十个十进制数时要去掉其中6种。 2.二进制数1001和二进制

6、代码1001都表示十进制数9。 3.二进制代码1000和1001都可以表示十进制数9 。 4.（1001 1101 1111 0001）B=（9DF1）H,5. 10.10B=（ ）D 6. 16D=（ ）8421=（ ）8421BCD 7. FFH=（ ）B=（ ）O=（ ）D =（ ）8421BCD,2.5,10000,00010110,11111111,377,255,001001010101,2、基本逻辑运算及表达方式,逻辑代数是研究数字逻辑电路的数学工具。 逻辑代数是按一定逻辑规律进行运算的代数，与普通代数一样也是用字母表示变量，区别在于： 1.变量值只有0和1，且只表示两种对立的逻

7、辑状态，不表示数量的大小。 2.表达方式：真值表-将输入变量的各种可能取值和相应函数 值排列在一起而组成的表格。 逻辑符号-规定的图形符号。 逻辑函数表达式-L=f（A、B） 语句表、梯形图等。,3.逻辑变量有原变量和反变量两类，普通代数中没有反变量。 4.逻辑代数中的基本运算有逻辑乘、逻辑加、逻辑非，而普通代数有加、减、乘、除四种运算。,异或： 同或：L=AB=,常见逻辑运算：P24,基本逻辑运算：与、或、非,3.逻辑关系表达方式间的转换： 真值表 表达式 逻辑图,表达式 真值表 逻辑运算,4、逻辑函数的变换和化简,公式法,图形法,变换 化简,化简：变量数在5以内,与非-与非 或非-或非,注

8、意公式的扩展应用如：,常用公式：,公式法变换和化简逻辑函数, 逻辑函数的变换,根据逻辑表达式，可以画出相应的逻辑图，表达式的形式决定门电路的个数和种类，因此实际中需要对表达式进行变换。 常用的表达方式：与或、与非-与非 常见变换：与或 与非-与非 与或 或非-或非 方法： 与或表达式摩根定律（ 用与非门实现） 与或表达式或与表达式摩根定律（用或非门实现）,用与非门实现,A,B,B,L,A,B,A,L,无反变量输入,L,逻辑函数的化简,逻辑函数化简的意义：逻辑表达式越简单，实现它的电路越简单，电路工作越稳定可靠。,最简与或表达式,乘积项最少、并且每个乘积项中的变量也最少的与或表达式。,（1）卡诺

9、图：由最小项构成的按相邻性规律排列的方格图。,（2）卡诺图化简逻辑函数的依据：,任何2n个标1的相邻最小项，可以合并为一项，并消去n个变量（消去互为反变量的因子，保留公因子）。,卡诺图化简逻辑函数,（3）卡诺图化简逻辑函数的步骤： 1.用卡诺图 表示逻辑函数。 2.合并最小项。 包含2n个方格：2、4、8 包围的方格为矩形块 包围圈越大越好，越少越好 方格可以被重复包围，但每个包围圈内必需有新的方格 所有的1都要被包围住 充分考虑随意项 3.合并后的最小项之和即为最简与或表达式。,P37 习题1.2.2 1.4.2 1.6.1 P64 习题2.1.4 2.2.3 2.2.4,TTL和CMOS逻

10、辑门电路,半导体器件的开关特性,二、组合逻辑电路,1、逻辑门电路,门电路负载电流计算参数：IOL、IOH、IIL、IIH,其他逻辑门电路：OC门、TSL门、TG门,线与：靠线的连接实现与的逻辑功能。普通TTL输出端不允许直接相连。,集电极开路门（OC门）,三态与非门（TSL门）,电路的输出有高阻态、高电平和低电平3种状态。,传输门TG：传送模拟信号的模拟开关,正负逻辑问题 门电路多余输入端的处理,P122 习题3.1.5 3.2.2 3.1.7 3.1.9 3.1.13,2、组合逻辑电路的分析和设计,分析：已知逻辑电路，通过数字逻辑的方法，推断电路的逻辑功能。,逻辑图,逻辑表达式,（最简）与或

11、表达式,真值表,电路的逻辑功能,设计：根据实际逻辑问题（控制要求），设计出满足要求的最简的逻辑电路图。,真值表,电路功能描述,逻辑表达式或卡诺图,最简与或表达式,逻辑变换,逻辑电路图,3、常用组合逻辑功能器件,实现编码操作的电路称为编码器。,N个需编码的信息,n位二进制码（2nN）,编码器,优先编码器CD4532,译码器,把代码状态的特定含义翻译出来的过程称为译码，实现译码操作的电路称为译码器。,n位二进制码,N个译码出的信息N 2n,二进制译码器：74LS138（3/8译码器） 二-十进制译码器：4/10线 显示译码器：驱动显示器件如数码管,共阴、共阳？,应用：实现逻辑函数、作数据分配器,数

12、据选择器,按要求从多路输入中选择一路输出。,D0 D1 D2 D2n-1,Y,n位通道选择信号,数据选择器,用数据选择器实现组合逻辑函数 实现并行数据到串行数据的转换,比较器,算术运算电路：加法器,超前进位加法器,P192 习题4.1.1 4.2.3 习题4.4.1 4.4.6 4.4.19 4.4.20 4.4.21 4.4.25 4.4.31,三、时序逻辑电路,1、锁存器和触发器,触发方式、逻辑功能,触发方式：,电平触发：对脉冲电平敏感(锁存器),脉冲触发：对脉冲边沿敏感(触发器),逻辑功能：,SR：Qn+1=S+RQn，其约束条件为：SR0 JK： Qn+1=JQn+KQn D： Qn+

13、1=D T： Qn+1=TQn+TQn T： Qn+1=Qn,锁存器和触发器的逻辑功能可以用特性方程、特性表（真值表）、激励表（驱动表）、状态图和时序图等方式来描述。其逻辑功能可以相互转换。,置0、置1和保持,置0、置1、保持、翻转,置0、置1,P238 习题5.2.4 5.4.1 5.4.5 5.4.6 5.4.8 5.4.9, 时序电路逻辑功能的表示方法,时序电路的逻辑功能可用逻辑表达式、状态表、卡诺图、状态图、时序图和逻辑图6种方式表示，这些表示方法在本质上是相同的，可以互相转换。,1）逻辑方程组：,特性方程：描述触发器逻辑功能的逻辑表达式。 激励方程：（驱动方程）触发器输入信号的逻辑表

14、达式。 时钟方程：控制时钟CP的逻辑表达式。 状态方程：（次态方程）次态输出的逻辑表达式。 激励方程代入特性方程得状态方程。 输出方程：输出变量的逻辑表达式。,2、时序电路的分析和设计方法,2）状态（真值）表：,表明输出Y、次态Qn+1与输入X、现态Qn逻辑关系的表格。,3）状态图：,4）时序（波形）图,表明状态转换规律及相应输入、输出取值关系的图形。, 时序电路逻辑功能的分类,同步时序电路中，各个触发器的时钟脉冲相同，即电路中有一个统一的时钟脉冲，每来一个时钟脉冲，电路的状态只改变一次。 异步时序电路中，各个触发器的时钟脉冲不同，即电路中没有统一的时钟脉冲来控制电路状态的变化，电路状态改变时

15、，电路中要更新状态的触发器的翻转有先有后，是异步进行的。在分析时必须注意，触发器只有在其CP端的信号有效时，状态才可能改变，否则状态保持不变，因此必须确定各CP端是否有触发信号作用。, 时序电路逻辑电路的分析方法,电路图,特性方程、时钟方程、驱动方程、输出方程。,状态方程,状态图,判断电路逻辑功能,1,2,3,5,4,状态表或 时序图,时序电路逻辑电路的设计方法,设计要求,原始状态图,最简状态图,画电路图,检查电路能否自启动,1,2,4,6,列状态真值表、选触发器，求时钟、输出、状态、驱动方程,5,状态分配,3,化简,存在无效状态时,寄存器,在数字电路中，用来存放二进制数据或代码的电路称为寄存

16、器。,寄存器是由具有存储功能的触发器组合起来构成的。一个触发器可以存储1位二进制代码，存放n位二进制代码的寄存器，需用n个触发器来构成。,按照功能的不同，可将寄存器分为基本寄存器和移位寄存器两大类。基本寄存器只能并行送入数据，需要时也只能并行输出。移位寄存器中的数据可以在移位脉冲作用下依次逐位右移或左移，数据既可以并行输入、并行输出，也可以串行输入、串行输出，还可以并行输入、串行输出，串行输入、并行输出，十分灵活，用途也很广。,3、常用时序逻辑功能器件,计数器,在数字电路中，能够记忆输入脉冲个数的电路称为计数器。,二进制计数器、非二进制计数器,加法计数器、减法计数器、可逆计数器,同步计数器、异

17、步计数器,按CP脉冲输入方式：,按计数规律：,按计数的进制：,集成计数器,1.集成计数器：74161、74390,2.集成计数器构成N进制计数器,CP脉冲引入方式：同步、异步 计数模式： 清零方式：异步、同步 预置数方式：异步、同步,P319 习题6.1.3 6.1.4 6.1.5 6.2.4 6.3.2 6.3.5 6.4.2 习题6.5.1 6.5.10-18,四、存储器和可编程逻辑器件,用来存放数据、资料、程序等二进制信息的器件。,存取速度：反映存储器的工作速度。 存储容量：字数位数（字位）,1024=1K 1024K=1M 1024M=1G,存储器,半导体存储器的功能及分类。ROM、

18、PROM、 EPROM的电路结构及工作原理，理解与阵列(译码器)和或阵列(存储阵列)的原理及用存储器实现组合函数的方法。,由大量存储单元 构成的矩阵,用以决定访问 哪个字单元,用以决定芯 片是否工作,用以决定对 被选中的单元 是读还是写,读出及写入 数据的通道,可编程逻辑器件PLD,由与阵列和或阵列构成，用户定义和设置逻辑功能的器件。 PLD器件主要有PLA、PAL、GAL,P383 习题7.1.1 7.1.3,脉冲波形的获取有两种方法：利用脉冲信号产生器直接产生、对已有信号进行变换,五、脉冲产生与变换电路,基本单元电路：多谐振荡器 单稳态触发器 施密特触发器 555定时器,能将模拟量转换为数字量的电路称为模数转换器，简称A/D转换器或ADC；能将数字量转换为模拟量的电路称为数模转换器，简称D/A转换器或DAC。ADC和DAC是沟通模拟电路和数字电路的桥梁，也可称之为两者之间的接口。,六、A/D、D/A转换,转换精度和转换速度,转换方式及其特点,DA转换器：权电阻 DAC，倒 T型电阻网络 DAC的工作原理及技术参数，DA转换器的转换精度、分辨率的定义。A D转换器：转换的四个步骤（采样、保持、量化、编码）、采样定理、采样保持电路的工作原理。直接ADC重点掌握逐次逼近型ADC的构成及原理。间接ADC重点掌握双积分型ADC。,DA和AD变换的作用及分类方法,