实验五 触发器原理、转换及设计

实验五 触发器原理,转换及设计专业：2011级通信 学号：2010112058 姓名：李唐2.5.1 实验目的（1）掌握基本D，J_K触发器的电路结构及逻辑功能。（2）掌握各种触发器之间的相互转换及应用。2.5.2 实验仪器设备与主要器件 试验箱一个，双踪示波器一台；稳压电源一台，函数发生器一台。74LS74双D正沿触发器；74LS75锁存器74LS76双J-K触发器。2.5.3 实验原理前面所述的各种集成电路均属组合逻辑电路，该电路某一时刻的输出状态只有该时刻的输入状态决定。数字系统中的另一类电路称为时序逻辑电路。构成时序逻辑电路的基本器件是触发器。具有两种不同稳定状态的存储二进制信息的基本单元统称为双稳态器件，常芝锁存器或触发器。2.5.4 实验内容（1）测试D触发器的逻辑功能。将D触发器74LS74的SD,RD和D分别接逻辑开关，接单词没冲，按D触发器的逻辑功能进行测试，记录测试功能，观察CP与Q之间的关系，画出同步波形。D触发器的特征表CPDQnQn+1*Qn0*01*1仿真图波形图图2-5-5的仿真图波形图为二分频(2)测试J-K触发器的逻辑功能，测试结果与图2-5-2所示的特征表对照，并按图2-5-8所试点链接，用函数发生器输出1KHZ的0-5v方波信号作为时钟没冲，记录CP,Q2的同步波形。真值表CPJ KQnQn+1* *Qn0 00 0010 保持11 01 0011 置110 10 1010 置001 11 1011 必翻0仿真图CP与Q1的波形仿真图Cp与的波形（3）按图2-5-3连接电路，用发光管或显示器显示结果，观察Q端输出，以真值表或示波器显示结果。图2-5-3的仿真图当T=1时，波形图当T=0时，波形图图2-5-7的仿真图波形图D为1和0时，分别输出高低电平（4）如图2-5-9所示是四人抢答器输入锁存或控制电路，试分析并简述电路的工作原理，设计编码电路和显示译码电路，画出四人的抢答过程，用数码管显示号码，并写出设计过程。