拔河游戏机设计报告

. 数字逻辑综合性实验设计报告课程名称 数字逻辑实验 题目名称 电子拔河游戏机 班 级 20120615 学 号 2012061518 学生 晓行 同组班级 20120615 同组学号 2012061517 同组 静 指导教师 武俊鹏、孟昭林、书勇、国冬2014年 06 月 摘 要电子拔河游戏机是一种能容纳甲乙双方参赛或甲乙双方加裁判的三人游戏电路。由一排LED发光二极管表示拔河的“电子绳。游戏双方各拥有一个比赛时使用的单脉冲按钮,参与者按动一次按钮就产生一个脉冲,谁按的频率快产生的脉冲就多,由发光的LED灯的左右偏移模拟拔河过程，LED灯的偏移方向和位移由比赛双方所给出的脉冲数实时决定，该功能需要用计数电路通过加减计数来实现。当移动到某方的最后一个LED灯时，那么该方获胜，连续比赛多局以定胜负。此次设计的电路，主要分为四局部：控制电路局部；计数电路局部；电子绳电路局部；计分器电路局部。其中控制电路局部主要由2个JK触发器和一个锁存器构成；计数电路主要由2个74LS192组成；电子绳电路由3个74LS138译码器，17个74LS04和17盏灯组成；计分器电路由两个74LS161计数器构成。关键词：“拔河；开关；脉冲；LED灯；左右偏移；计分电路 目 录1 需求分析- 3 -1.1 根本功能要求- 3 -1.2 创新拓展功能- 3 -1.3 设计原理- 4 -2 系统设计- 5 -2.1 系统逻辑结构设计- 5 -2.2系统物理结构设计- 9-3 系统实现- 14 -3.1 系统实现过程- 14 -3.2 系统测试- 14 -3.3系统最终电路图- 15 -3.4系统团队分工- 15 -4 总结- 17 -5参考文献- 18 -1 需求分析1.1 根本功能要求电子拔河游戏机是一种能容纳甲乙双方参赛或甲乙双方加裁判的三人游戏电路。由一排LED发光二极管表示拔河的“电子绳。由甲，乙二人通过扳动开关使发光的LED管向自己一方的终点移动，当亮点移到任何一方的终点时，那么该方获胜，连续比赛多局以定胜负。首先由裁判进展分数清零，去除上次比赛比分。然后裁判通过搬动开关下达比赛开场命令，甲、乙二人通过扳动开关使发光的LED管向自己一方的终点移动，并阻止其向对方延伸。如果当点亮的LED管到达某一方的终点，那么该方获胜。并且此时能通过自锁功能锁定电路，使甲、乙对开关的操作不输出脉冲信号，不比照分及发光LED灯产生影响。只有当裁判通过闭合开关翻开开关，再次发出“比赛开场命令时，才能开场下一局的比赛。某方终端LED灯发光即为获胜，记分电路会自动给该方加分一次，本游戏通过屡次比赛确定胜负。1.2 创新拓展功能拔河游戏是模仿实际拔河的过程，其和实际的拔河有所不同，可以考虑通过倍频电路来实现单脉冲信号的“加速，通过“秘技的形式来“保赢，而且“加速过程可控可取消。另外，还可对双方拔河队员的操控闲置时间进展控制，超过一定时间，报警并使游戏锁定或者复位。由于未找到其他组一起合作，此两种拓展对我们较有难度。故只是增加了LED灯的个数，由9个增加到了17个。应用了四位二进制可加减计数器74LS193和译码器74LS138的级联，加大了实验设计与连线的难度。1.3 设计原理如下图，为此次设计的根本原理图，拔河由甲乙两人控制。通过数字逻辑实验箱上“0“1上下电平的输入来决定最后的输赢；通过信号输入电路将甲乙两人的输入传到电路中；通过控制电路控制时钟信号的输入。当输入有效输入信号时，计数器开场工作，开场计数。当甲输入有效信号时计数器加计数，当乙输入有效信号时计数器减计数。译码器主要是将计数器的输出进展译码，实现每个输出端代表一个不同输入信号。计分电路用于记录并显示甲、乙双方比赛得分成绩。2 系统设计2.1 系统逻辑结构设计1. 控制电路设计：控制电路主要由2个JK触发器和一个锁存器构成。由于四输入与非门74LS10D两个输入为1，另一输入连接频率较高的时钟信号，那么初始状态通过JK触发器的R端复位，输出Q=0，那么JK均为1，扳动A，JK触发器“翻转，输出Q=1，那么JK=0，触发器“保持而由于时钟信号发生器的频率远高于甲乙按开关的频率，通过JK触发器R端的复位，会立刻出现Q=0，那么实现了拨动开关可以一直产生脉冲。当最左端或最右端的LED灯亮时，四输入与非门有一0输入，那么输出为1，当JK都为0时，触发器“保持扳动开关A或B对输出无影响，一局游戏完毕。2. 计数电路设计：计数电路主要由2个74LS192组成。74LS192是10进制计数器，而17个灯泡需要17个状态，故需要2个74LS192级联，分别为00001-00010-00011-00100-00101-00110-00111-01000-01001-10000-10001-10010-10011-10100-10101-10110-10111。开场时裁判关闭R，预置端LD为0，预置10019，那么通过译码器输出，使最中间的9灯亮，翻开R，当减计数端输入1，加计数端上升沿时计数器进展加计数，加计数端输入1，减计数端上升沿时计数器进展减计数。3电子绳电路设计：电子绳电路由3个74LS138译码器，17个74LS04和17盏灯组成。灯位的1-9对应5位二进制数的1-9，灯位的10-17对应5位二进制数的16-23，译码器的输出端先通过一个非门，再与LED灯连接。当进展加计数时,发光的LED灯向右方终点移动；进展减计数时，发光的LED灯向左方终点移动。4. 计分器电路设计：由于左右对称，所以在此只展示右端：输 入输 出CTrCTpCPD0D1D2D3Q0Q1Q2Q30××××××××000010××d0d1d2d3d0d1d2d31111××××计 数110××××××保 持11×0×××××保 持注：QCC= CTr·Q0·Q1·Q2·Q3计分器电路由两个74LS161计数器构成，左边的四位二进制计数器74LS161的CP端与第一个非门的输入端相连，右边的74LS161的CP端与最后一个非门的输入端相连。从功能表第三行知，当开关翻开时，CTrCTp1时，那么对计数脉冲CP实现同步十进制加计数；而从功能表的第四行又知， CTr和CTp为计数控制端，当它们同时为1时，计数器执行正常同步计数功能；从功能表第一行知，当0输入低电平，那么不管CP端状态如何，四个数据输出端QA、QB、QC、QD全部清零。那么实现开关控制比分清零的功能。2.2 系统物理结构设计A所需器材 数字逻辑实验箱 一台 芯片74LS112 一个 芯片74LS00 一个 芯片74LS138 三个 芯片74LS04 四个 芯片74LS10 一个 芯片74LS192 两个 芯片74LS161 两个B芯片功能介绍1. 74LS112在74112中集成了两个边沿JK触发器，1开头的标号端是第一个JK触发器的相关引脚，2开头的标号端是第二块JK触发器的相关引脚。74112是下降沿触发的边沿触发器，也就是CP的下降沿时刻的J，K决定触发器的输出状态的变化。74LS112功能表：2 74LS1614位二进制同步计数器74LS161能同步并行预置数据，具有清零置数，计数和保持功能，具有进位输出端，可以串接计数器使用。74LS161的功能表：输 入输 出CTrCTpCPD0D1D2D3Q0Q1Q2Q30××××××××000010××d0d1d2d3d0d1d2d31111××××计 数110××××××保 持11×0×××××保 持注：QCC= CTr·Q0·Q1·Q2·Q33 74LS192双时钟方式的十进制可逆计数器74LS192的功能表：4 74LS13874LS138功能表：5 74LS1074ls10是常用的三3输入与非门电路3 系统实现3.1 系统实现过程首先裁判通过闭合计分器电路开关实现上一场比赛的清零操作，翻开开关。之后闭合R，预置10019，使最中间的LED灯发光，翻开开关。准备工作完成。开场比赛，甲、乙通过扳动电平开关，输出脉冲信号。其中甲使计数器进展加计数，发光LED灯向右移动；乙使计数器进展减计数，发光LED灯向左移动。当有一方LED灯移动到终端，即1灯或者17灯亮时，对应的计分屏得分加1。一局比赛完毕，甲、乙再次扳动电平开关，那么无现象。3.2 系统测试测试方案：为了能够准确的看出实验现象，将忽略其中一方的比赛实力，具体过程如下：将两方比分置零通过R让中间的灯亮，即裁判宣布比赛开场只让一方拨动开关，另一方不参与比赛观察灯亮的情况以及比分情况测试数据：发现灯逐次向那方的最后一个灯移动，当一局比赛完毕后，那方的分数加一。测试结果分析：通过这个测试方案，可以明显的看出当一方的速率较快时电子绳电路中第9个灯便向那一方移动。3.3 系统最终电路图3.4系统团队分工静：电路总体布局规划；资料收集；计数电路设计；电路连接；电路检测；PPT制作与演示。晓行：控制电路设计；计分器电路设计； multisim电路模拟；电路连接；电路修正；电路演示与讲解。实物连线图：4 总结实验已接近尾声。在长达8节课程的数字逻辑实验课程上，我收获很多，知识上的，实践上的，这些都将成为我在数字电路上的垫脚石，引领我不断向前。在此我想总结下实验的历程，以及从中得到的收获。开场在电路思路上比拟迷茫，不清楚如何实现具体拔河过程。尤其是在拔河游戏机的控制电路设计上，根本毫无头绪。后来通过我们的讨论以及大量的查阅有关书籍资料，知道了拔河游戏机的控制电路的关键是信号在传输路径上的延时，并且利用这个延时产生的上升沿来得到计数的信号。另外在计数电路上，我们对芯片的选择比拟头疼，如果使用四位二进制可加减计数器74LS193，就可以实现16进制加减计数，但我们选择的是做有17个LED灯的拔河游戏机电路，而四位二进制可加减计数器74LS193不能输出17个信号。所以我们决定改用2片BCD同步可逆双时钟计数器74LS192级联。但是级联电路我们都不太清楚如何实现，只能通过网络查询初步了解有关知识，并将其应用在计数电路。然后在译码器电路上，我们发现必须采用3片74LS138级联，才能实现17个灯电路的译码。而书本上只给出了两个74LS138级联69页，所以又必须去了解3个芯片的级联，这些都令我们很困扰。而在显示电路上，我们发现只需使用4位二进制同步计数器74LS161即可完成计数，这相比照拟简单。除此之外，由于我进展的模拟电路测试，在软件的选择上也绕了很多弯路。我最开场选择的是EWB5.0。因为这个软件页面简洁，图标简单易懂，而且之前电子技术实验使用过，所以觉得用的很有感觉。然而，模拟电路并不成功，只得重新设计，换用芯片。可EWB5.0芯片很不齐全，只得放弃软件。随后又选择过几个软件，都或多或少的存在使用上的问题。最后通过同学推荐，才踏破铁鞋无觅处，得来全不费工夫，下载了。正是这个软件，有着超级齐全的芯片系统。虽然英语版对我略有困难，但通过上网查阅软件使用说明，实验中我已经能够熟练地使用MULTISIM软件，这让我感到很欣慰。这次实验课程不仅让我增长了数字逻辑方面的知识，也极锻炼了我的动手能力。更让我深深的感受到了实践的魅力。通过动手设计电路，模拟电路，连接电路，我收获的是成功的自信与快乐，体验到的是团队合作的强大与给力。在此，深深地感队友静同学和帮助过我们的亲爱的教师与同学，大家！6 参考文献1 立平，数字逻辑电路与系统设计第2版，电子工业 2013 2 师亚莉, 东编，数字逻辑课程设计实训教程，人民邮电 2013 3 王晓华, 徐健，数字逻辑与数字电子技术，清华大学 2013 4 江国强，新编数字逻辑电路.第2版，邮电大学 2013 5 武庆生, 詹瑾瑜, 唐明，数字逻辑.第2版，机械工业 2013 6 王怀兴, 黄晓明，根底电子技术实验教程，机械工业 2014 7 江国强，现代数字逻辑电路，电子工业 2002 8 黄健文, 章鸣嬛，现代数字电路根底，机械工业 2010 9 虹，新编数字电路与数字逻辑，电子工业 2010- 18 - / 19