欢迎来到装配图网! | 帮助中心 装配图网zhuangpeitu.com!
装配图网
ImageVerifierCode 换一换
首页 装配图网 > 资源分类 > PPT文档下载
 

《EDA电子设计》VHDL实验内容

  • 资源ID:21362744       资源大小:892.50KB        全文页数:19页
  • 资源格式: PPT        下载积分:9.9积分
快捷下载 游客一键下载
会员登录下载
微信登录下载
三方登录下载: 微信开放平台登录 支付宝登录   QQ登录   微博登录  
二维码
微信扫一扫登录
下载资源需要9.9积分
邮箱/手机:
温馨提示:
用户名和密码都是您填写的邮箱或者手机号,方便查询和重复下载(系统自动生成)
支付方式: 支付宝    微信支付   
验证码:   换一换

 
账号:
密码:
验证码:   换一换
  忘记密码?
    
友情提示
2、PDF文件下载后,可能会被浏览器默认打开,此种情况可以点击浏览器菜单,保存网页到桌面,就可以正常下载了。
3、本站不支持迅雷下载,请使用电脑自带的IE浏览器,或者360浏览器、谷歌浏览器下载即可。
4、本站资源下载后的文档和图纸-无水印,预览文档经过压缩,下载后原文更清晰。
5、试题试卷类文档,如果标题没有明确说明有答案则都视为没有答案,请知晓。

《EDA电子设计》VHDL实验内容

1 实验1 .1组合逻辑要求: 1 )题目:用VHDL实现 2 )给出真傎表或表达式 3 )给出VHDL程序 4 )给出仿真波形的建立与仿真结果 CABAz . 2 1 .题目2 .给出真傎表或表达式,工作原理等 3 .给出VHDL程序4 .给出仿真波形的建立与仿真结果5 . 心得体会 library IEEE; z=(/ab) OR (ac) use IEEE.STD_LOGIC_1 1 6 4 .ALL; use IEEE.STD_LOGIC_ARITH.ALL; use IEEE.STD_LOGIC_UNSIGNED.ALL; entity zhlj_s is port(a,b,c:in std_logic;z:out std_logic); END entity zhlj_s; architecture expression of zhlj_s is begin z=(not a and b)or(a and c); end architecture expression; 实验1 .2 一位全加器 2个输出:总和 S,进位输出Co 3个输入:A、B,进位输入Ci S=A B C Co=AB+ACi+BCi library IEEE; use IEEE.std_logic_1 1 6 4 .all; entity FullAdder is port(a,b,Cin :in std_logic;Sum,Cout:out std_logic); end entity FullAdder; architecture concurrent of FullAdder is begin Sum = a xor b xor Cin; Cout = (a and b)or(a and Cin)or(b and Cin); end architecture concurrent; 6 实验2 .1 解码器 1 )题目:用n到2 n解码器设计3到8解码器 2 )给出真傎表或表达式 3 )给出VHDL程序 4 )给出仿真波形的建立与仿真结果 7 8 实 验 3.1 奇 偶 校 验 器 1 )题目:8输入奇偶校验器 2 )给出真傎表或表达式 输入向量有偶数个“”,输出置 3 )给出VHDL程序 4 )给出仿真波形的建立与仿真结果 9Attributes 1 0 1 1 实验4 .1 交通信号灯 1 )题目:题目:交通信号有两个灯红灯与绿灯,通常主干路是绿灯(),而小马路则是红灯(notA=0)。如果发现车在小路上行驶(CAR=1 ),那么主干路的信号变为红灯(),而小马路则是绿灯(notA=)。当灯变化时,计时器开始工作(START_TIMER=1 )。一旦计时完成,就对“TIMED”信号置位(TIMED=1),它使灯变回默认状态。设计并实验“一进程”、“二进程”、“三进程”交通信号控制器的VHDL程序。(改进:加入主干路最短通车时间的保障。) 2 )给出真傎表或表达式 3 )给出VHDL程序 4 )给出仿真波形的建立与仿真结果 Simulation mode: Functional 1 2 asm1 a 1 3 实验5 .2 D锁存器 1 )题目:设计四锁存器 2 )给出真傎表或表达式 3 )给出VHDL程序 4 )给出仿真波形的建立与仿真结果 1 4 实验6 .1 JK触发器 1 )题目:设计JK触发器 2 )给出真傎表或表达式 3 )给出VHDL程序 4 )给出仿真波形的建立与仿真结果 1 5 1 6 实验7 .1 二进制计数器 1 )题目:设计8位二进制计数器 2 )给出VHDL程序 3 )给出仿真波形的建立与仿真结果 1 7 1 8 实验8 .2 顺序乘法器 1 )题目:设计8位Booth乘法器。 2 )真傎表或表达式 Qout = ain * bin; 3 )给出VHDL程序 4 )给出仿真波形的建立与仿真结果 1 9

注意事项

本文(《EDA电子设计》VHDL实验内容)为本站会员(san****019)主动上传,装配图网仅提供信息存储空间,仅对用户上传内容的表现方式做保护处理,对上载内容本身不做任何修改或编辑。 若此文所含内容侵犯了您的版权或隐私,请立即通知装配图网(点击联系客服),我们立即给予删除!

温馨提示:如果因为网速或其他原因下载失败请重新下载,重复下载不扣分。




关于我们 - 网站声明 - 网站地图 - 资源地图 - 友情链接 - 网站客服 - 联系我们

copyright@ 2023-2025  zhuangpeitu.com 装配图网版权所有   联系电话:18123376007

备案号:ICP2024067431-1 川公网安备51140202000466号


本站为文档C2C交易模式,即用户上传的文档直接被用户下载,本站只是中间服务平台,本站所有文档下载所得的收益归上传人(含作者)所有。装配图网仅提供信息存储空间,仅对用户上传内容的表现方式做保护处理,对上载内容本身不做任何修改或编辑。若文档所含内容侵犯了您的版权或隐私,请立即通知装配图网,我们立即给予删除!