开漏开集推挽上下拉电阻

1.集电极开路输出在电路中常会遇到漏极开路(Open Drain )和集电极开路(Open Collector )两 种情形。漏极开路电路概念中提到的“漏”是指MOSFET的漏极。同理，集电极 开路电路中的“集”就是指三极管的集电极。在数字电路中，分别简称OD门和OC门。典型的集电极开路电路如图所示。电路中右侧的三极管集电极什么都不接，所以叫 做集电极开路，左侧的三极管用于反相作用，即左侧输入“0”时左侧三极管截止，VCC通过电阻加到右侧三极管基极，右侧三极管导通，右侧输出端连接到地，输出r血11【("0”。©寸加口口才专栏从图中电路可以看出集电极开路是无法输出高电平的，如果要想输出高电平可以在输出端加上上拉电阻。因此集电极开路输出可以用做电平转换，通过上拉电阻上拉 至不同的电压，来实现不同的电平转换。 用做驱动器。由于0C门电路的输出管的集电极悬空，使用时需外接一个上拉电阻Rp到电源VCC。0C门使用上拉电阻以输出高电平，此外为了加大输出引脚的驱动 能力上拉电阻阻值的选择原则从降低功耗及芯片的灌电流能力考虑应当足够大； 从确保足够的驱动电流考虑应当足够小。将0C门输出连在一起时，再通过一个电阻接外电源，可以实现"线与"逻辑关系。 只要电阻的阻值和外电源电压的数值选择得当，就能做到既保证输出的高、低电平 符合要求，而且输出三极管的负载电流又不至于过大。集电极开路输出除了可以实现多门的线与逻辑关系外，通过使用大功率的三极管还 可用于直接驱动较大电流的负载，如继电器、脉冲变压器、指示灯等。2. 漏极开路输出和集电极开路一样，顾名思义，开漏电路就是指从MOSFET的漏极输出的电路。典 型的用法是在漏极外部的电路添加上拉电阻到电源如图所示。完整的开漏电路应由 开漏器件和开漏上拉电阻组成。这里的上拉电阻R的阻值决定了逻辑电平转换的上 升/下降沿的速度。阻值越大，速度越低，功耗越小。因此在选择上拉电阻时要兼顾 功耗和速度。标准的开漏脚一般只有输出的能力。添加其它的判断电路，才能具备 双向输入、输出的能力。很多单片机等器件的I/O就是漏极开路形式，或者可以配置成漏极开路输出形式， 如51单片机的P0 口就为漏极开路输出。在实际应用中可以将多个开漏输出的引脚 连接到一条线上，这样就形成“线与逻辑”关系。注意这个公共点必须接一个上拉 电阻。当这些引脚的任一路变为逻辑0后，开漏线上的逻辑就为0 了。在I2C等接 口总线中就用此法判断总线占用状态。同集电极开路一样，利用外部电路的驱动能力，减少IC内部的驱动。当IC内部 MOSFET导通时驱动电流是从外部的VCC流经上拉电阻再经MOSFET到GND。 IC内部仅需很下的栅极驱动电流，因此漏极开路也常用于驱动电路中。组成开漏形式的电路有以下几个特点：1. 禾I用外部电路的驱动能力，减少IC内部的驱动（或驱动比芯片电源电压高的负 载）。当IC内部MOSFET导通时，驱动电流是从外部的VCC流经R pull-up ,MOSFET到GNDO IC内部仅需很下的栅极驱动电流。如图1。2. 可以将多个开漏输出的Pin ,连接到一条线上。形成“与逻辑”关系。如图1, 当PIN_A、PIN_B、PIN_C任意一个变低后,开漏线上的逻辑就为0 了。这也是I2C， SMBus等总线判断总线占用状态的原理。如果作为输出必须接上拉电阻。接容性负 载时，下降延是芯片内的晶体管，是有源驱动，速度较快；上升延是无源的外接电 阻，速度慢。如果要求速度高电阻选择要小，功耗会大。所以负载电阻的选择要兼 顾功耗和速度。3. 可以利用改变上拉电源的电压改变传输电平。如图2, IC的逻辑电平由电源Vcc1 决定，而输出高电平则由Vcc2 （上拉电阻的电源电压）决定。这样我们就可以用低 电平逻辑控制输出高电平逻辑了（这样你就可以进行任意电平的转换）。（例如加 上上拉电阻就可以提供TTL/CMOS电平输出等。）4. 开漏Pin不连接外部的上拉电阻，则只能输出低电平（因此对于经典的51单片机 的P0 口而言，要想做输入输出功能必须加外部上拉电阻，否则无法输出高电平逻 辑）。一般来说，开漏是用来连接不同电平的器件，匹配电平用的。5. 标准的开漏脚一般只有输出的能力。添加其它的判断电路，才能具备双向输入、输出的能力。6正常的CMOS输出级是上、下两个管子，把上面的管子去掉就是OPEN-DRAIN 了。这种输出的主要目的有两个：电平转换、线与。7线与功能主要用于有多个电路对同一信号进行拉低操作的场合，如果本电路不想 拉低，就输出高电平，因为OPEN-DRAIN上面的管子被拿掉，高电平是靠外接的 上拉电阻实现的。（而正常的CMOS输出级，如果出现一个输出为高另外一个为低 时，等于电源短路。）8.OPEN-DRAIN提供了灵活的输出方式 但是也有其弱点就是带来上升沿的延时。 因为上升沿是通过外接上拉无源电阻对负载充电，所以当电阻选择小时延时就小， 但功耗大；反之延时大功耗小。所以如果对延时有要求，则建议用下降沿输出。3. 推挽输出在功率放大器电路中经常采用推挽放大器电路，这种电路中用两只三极管构成一级 放大器电路，如图所示。两只三极管分别放大输入信号的正半周和负半周，即用一 只三极管放大信号的正半周，用另一只三极管放大信号的负半周，两只三极管输出 的半周信号在放大器负载上合并后得到一个完整周期的输出信号。推挽放大器电路中，一只三极管工作在导通、放大状态时，另一只三极管处于截止 状态，当输入信号变化到另一个半周后，原先导通、放大的三极管进入截止，而原 先截止的三极管进入导通、放大状态，两只三极管在不断地交替导通放大和截止变 化，所以称为推挽放大器。输出既可以向负载灌电流，也可以从负载抽取电流。推挽电路适用于低电压大电流的场合，广泛应用于功放电路和开关电源中。它的优点是：结构简单，开关变压器磁芯利用率高，推挽电路工作时，两只对称的 功率开关管每次只有一个导通，所以导通损耗小。缺点是：变压器带有中心抽头，而且开关管的承受电压较高；由于变压器原边漏感 的存在，功率开关管关断的瞬间，漏源极会产生较大的电压尖峰，另外输入电流的 纹波较大，因而输入滤波器的体积较大。4. 上拉电阻与下拉电阻 在嵌入式接口的相关应用中经常提到上拉电阻与下拉电阻，顾名思义，上拉电阻就 是把端口连接到电源的电阻，下拉电阻就是把端口连接到地的电阻。虽然电路形式 非常简单，然而上拉电阻与下拉电阻在很多场合却扮演着非常重要的作用。简单的说，上拉电阻的主要作用在于提高输出信号的驱动能力、确定输入信号的电 平（防止干扰）等，具体的表现为：l当TTL电路驱动COMS电路时，如果TTL电路输出的高电平低于COMS电路的 最低高电平（一般为3.5V），这时就需要在TTL的输出端接上拉电阻，以提高输 出高电平的值。l OC门电路必须加上拉电阻，以提高输出的搞电平值。l为加大输出引脚的驱动能力，有的单片机管脚上也常使用上拉电阻。I在COMS芯片上，为了防止静电造成损坏，不用的管脚不能悬空，一般接上拉电 阻产生降低输入阻抗，提供泄荷通路。l芯片的管脚加上拉电阻来提高输出电平，从而提高芯片输入信号的噪声容限增强 抗干扰能力。l提高总线的抗电磁干扰能力。管脚悬空就比较容易接受外界的电磁干扰。l长线传输中电阻不匹配容易引起反射波干扰，加上下拉电阻是电阻匹配，有效的 抑制反射波干扰。上拉电阻阻值的选择原则包括：l从节约功耗及芯片的灌电流能力考虑应当足够大；电阻大，电流小。l从确保足够的驱动电流考虑应当足够小；电阻小，电流大。l对于高速电路，过大的上拉电阻可能边沿变平缓。综合考虑以上三点，通常在1K到10K之间选取。对下拉电阻也有类似道理。