硅集成电路原理 范围

(1) Si 具有哪种晶格结构,常温下带隙值为多大<1>金刚石结构属于面心立方<2>常温下带隙值为 1.1242eV(2) 浅能级杂质的定义，哪个主族的元素掺入 Si 中能形成 n 型浅能级杂质？哪个主族的元素掺入 Si 中能形成 p型浅能级杂质？ P16<1>硅晶中的 III 族元素和 VI 族元素杂质，它们作为受主和施主时，其 电离能的大小并不一样，但有一个共同的特点，就是电离能与禁带 宽度相比都非常小。这些杂质所形成能级在禁带中很靠近价带顶和 导带底，我们称这样的杂质能级为浅能级杂质。<2>VI 族元素<3>III 族元素(3) 深能级杂质的定义，说明深能级杂质和缺陷的作用有哪些？<1> 一些掺杂半导体中的杂质或缺陷在带隙中引入的能级较深，被称为 深能级杂质。一般情况下深能级杂质大多为多重能级<2>1) 可以成为有效复合中心，大大降低载流子的寿命；2) 可以成为非辐射复合中心，影响半导体的发光效率；3) 可以作为补偿杂质，大大提高半导体材料的电阻率。(4) 能够计算 SiGe 的体原子密度和线密度.<1>原子密度=晶胞中包含原子个数/晶胞体积硅晶体中的原子密度为：8/a3=5*1022/cm3锗晶体中的原子密度为： Ge=4.42*1022/cm3<2>线密度：（5） 拉 Si 单晶的方法有哪些?1直拉法（Czochralski 法）2区域熔融法（Floating Zone 法）（6） 点缺陷的种类有哪些?线缺陷有哪些?自间隙原子、空位、肖特基缺陷、弗伦克尔缺陷外来原子缺陷（替位或间隙式）2线缺陷：刃位错，螺位错第二章热氧化制备 SiO2 主要有哪三种,各种方法的制备速度 和制备质量如何?三种热氧化方法硅的热氧化方法干氧氧化Si +O SiO水汽氧化Si + 2H2O 一 SiO： + 2H：|*湿氧氧化生成的百的质量：干氧氧化湿氧氧化水汽氧化氧化速率：干氧氧化湿氧氧化水汽氧化交替氧化：干氧湿氧一一干氧口网络形成者的概念P241可以替代Si02网络中硅的杂质,也就是能代替Si-0四面体中心的硅、 并能与氧形成网络的杂质，称为网络形成者。口 能够阐述热氧化的基本过程 ?1氧化剂扩散穿过附面层到达气体一SiO2表面(F1)2氧化剂扩散穿过SiO2层到达SiO2-Si表面(F2)3氧化剂在Si表面反应生成SiO2 (F3)4反应的副产物离开界面第三章口 杂质在 Si 中的扩散方式可以分为哪两大类 ?,哪种更容易进行?间隙式扩散：间隙伎置：势能min相邻两间隠住置： 势max 势垒高度：Wi=0.61.2 eV 主要与晶格结构与晶向有关, 原子蜜度越大，風隙越小， Wi就越大运动条件:E>Wi跳跃率： = F；exp(-J77)§3.1杂质扩散机构（机理冬机制）替位式扩散：（a）直接交换（打断石个键）（b）空伎交换（打断3个键，主要） 间隙住置：势能md晶格位置：势能miD 势垒高度：Ws 运动条件：E> Ws;该畜子邻住正 奸出现一空 （n/N= exp （-Wv/JtT） 跳跃率：Pv 二 exp陥 ikTWo exp（化 /kT） =%现化+ %）/切（1）间隙式杂质：存在于晶格间隙的杂质。以间隙形式存在于硅中的杂质，主 要是那些半径较小、不容易和硅原子键合的原子。间隙式扩散：间隙式杂质从一个间隙位置到另一个间隙位置的运动称为间隙 式扩散。间隙式杂质在硅晶体中的扩散运动主要是间隙式扩散。（2）替位式扩散：替位杂质从一个晶格位置扩散到另一个晶格位置。替位杂质的运动比间隙杂质更为困难，首先要在近邻出现空位，同时还要依靠 热涨落获得大于势垒高度W的能量才能实现替位运动。S<2>间隙式第四章注入离子在靶内的能量损失分为哪两个彼此独立的过程？在低能区和中能区各是哪种能量损失过程起作 用？<1>核碰撞（核阻止）和电子碰撞（电子阻止）<2>能量较低，质量较大的离子，主要是通过核阻止损失能量 能量中等：核阻止本领和电子阻止本领同等重要，必须同时考虑 能量较高，质量较小的离子，主要是通过电子阻止损失能量口如何消除晶格损伤热退火方法口 简述注入离子与靶内原子碰撞会发生的 3 种情况。对靶材料质量有何影响 ?<1> E<Ed,不会产生移位原子，表现形式为宏观热能暑 Ed<E<2Ed,产生一个移位原子和一个空位； E>2Ed,被撞原子本身移位之后，还有足够高的能量于 其他原子发生碰撞使其移位，这种不断碰撞的现象称 为"级联碰撞叫<2>对靶材料质量有何影响：级联碰撞的结果会使大量的靶原子移位，产生大量的空位和间隙原子，形成损伤。当级联碰撞密度不太大时，只产生孤立的、分开的点缺陷，为简单晶格损伤。如果级联碰撞的密度很高时，缺陷区就会互相重叠，加重损伤程度，甚至使注入区域的晶 体结构完全受到破坏，变为非晶区。口 热退火的定义 ,热退火的目的,<1>将注入离子的硅片在一定温度和氛围下，进行适当时间的热处理的过 程。<2>减少或消除硅片中的晶格损伤，恢复其少子寿命和迁移率； 使掺入的杂质进入晶格位置，实现一定比例的电激活。口 沟道效应的定义对晶体靶进行离子注入时，当离子注入的方向与靶晶体的某个晶向平行 时，将很少受到核碰撞，离子将沿沟道运动，注入深度很深。 为了避免沟道效应，可使晶体的主轴方向偏离注入方向，使之呈现无定形 状态，会发生大量碰撞张帆扬帆逐月第五章口物理气相淀积最基本的技术是哪两种？哪种台阶覆盖能力好?<1> 真空蒸发法(Evaporation )和溅射(spu tt ering) <1>溅射(sput tering)口 物理气相淀积的概念PVD:利用某种物理过程实现物质的转移，即原子或分子由源转移到衬底 （硅）表面上，并淀积成薄膜口 具有能量的离子打到材料表面，具有哪四种情况 ？<1>很低能量的离子简单反弹；<2>能量小于 10eV 的离子会吸附于表面，并以声子（热）释放能量；<3>能量介于 10eV 到 10keV 时，能量传递，发生溅射过程，逸出的原子 一般具有 1050eV 的能量，远大于蒸发原子；<4>能量大于 10keV 时，离子注入过程；口真空蒸发需要经过哪3个基本过程？ P116<1>加热蒸发过程<2>气相输运过程<3>表面淀积过程口 为什么溅射法制备的薄膜的台阶覆盖性能比真空蒸发法制备的要好 ？（李老师课件）<1>入射过程中入射离子与靶材之间有很大的能量传递，因而溅射出的原子 具有较大的动能（10-50eV）,而真空蒸发过程中原子所获得的动能一般 只有 0.1-0.2eV 左右，因此溅射法的台阶覆盖能力和附着力都比真空蒸 发要好，同时辐射缺陷远小于电子束蒸发，制作复合材料和合金膜时性 能更好，是大多数硅基工艺 PVD 的最佳选择。张帆扬帆逐月斥8、. Vt-第六章口化学气相淀积的定义把含有构成薄膜元素的气态反应剂或者液态反应剂的蒸气，以合理的流 速引入反应室，并以某种方式激活后在衬底表面发生化学反应并在淀积成膜 的一种方法。口 能用于 CVD 的化学反应必须满足的条件?<1>淀积温度下，反应剂必须具备足够高的蒸气压；<2>除淀积物外，反应的其他产物必须是挥发性的； <3>淀积物本身必须具有足够低的蒸气压； <4>化学反应速率必须足够快以缩短淀积时间； <5>淀积温度必须足够低以避免对先前工艺产生影响；<6>化学反应应该发生在被加热的衬底表面，如果在气相发生化学反应， 将导致过早核化，降低薄膜的着性和密度，增加缺陷。口 能够阐述 CVD 的基本过程<1>反应剂在主气流中的输送； <2>反应剂从主气流中扩散通过边界层到达衬底表面； <3>反应剂在表面被吸附；<4>吸附的反应剂在表面发生反应，淀积成膜；<5>反应的副产物和未反应剂离开衬底表面，排除。口 气缺现象的定义气缺现象是指当气体反应剂被消耗而出现的反应剂浓度改变的现象。口 常用的 CVD 系统有哪几种 ?<1> APCVD 系统(Atmospheric Pressure CVD) <2>LPCVD 系统(Low Pressure CVD) <3>PECVD 系统(Plasma Enhanced CVD)口 在化学气相积过程中，液态源的输送方式有哪三种?<1>冒泡法(温度)<2>加热液态源<3>液态源直接注入法口 能够进行掺杂的方式有哪 3 种 ?扩散、离子注入、原位掺杂：杂质原子在薄膜淀积的同时被掺杂到薄膜中 在大多数应用中，是通过扩散或离子注入实现掺杂。张帆 扬帆逐月第七章口外延的定义P182前2行在集成工艺电路中，外延是指在单晶衬底(如硅片)上、按衬底晶向生长 单晶薄膜的工艺过程。口 根据衬底和外 延层材料的 差异,外 延可以分为哪两类 ？P182同质外延、异质外延口 根据向衬底输送原子的方式，外延生 长分 为哪三种类型 ?P182气相外延(VPE)、液相外延(LPE)、固相外延(SPE)口 在外延过程中进行原位掺杂，哪些效应能够影响到外延层中杂质的分布?扩散效应和自掺杂效应扩散效应：衬底中的杂质与外延层中的杂质，在外延生长时互相扩散，引 起衬底与外延层界面附近的杂质浓度缓慢变化。口 自掺杂效应的定义 P192在外延生长过程中，衬底和外延层中的杂质因热蒸发、或者因化学反应 的副产物对衬底或外延层的腐蚀，都会使衬底和(或)外延层中的杂质进 入到边界层中，改变了边界层中的参杂成分和浓度，从而导致了外延层中 杂质的实际分布偏离理想情况，这种现象称为自参杂效应。自掺杂效应是 汽相外延的本质特征，不可能完全避免。口简要解释SOI，说明SOI技术的主要特点(优势)<1>SOI 是指在绝缘衬底上进行硅的异质外延。优点 P199口 选择性外延的概念 ，哪些原因导致外延过程中具有选择性<1>选择性外延是指利用外延生长的基本原理，以及硅在绝缘体上很难核 化成膜的特性，在硅表面的特点区域生长外延层而其他区域不生长的 技术。张帆扬帆逐月<2>P197口能够阐述外延Si过程中，外延生长速率与温度的关系,低温区和高温区各是哪种机制在起控制作用?<1>P187P188<2>高温区：质量运输或者扩散控制过程。 低温区：表面化学反应速率或者反应化学动力学控制 实际外延温度是选在高温区：在高温区外延，表面 Si 原子有足够的能量 和迁移能力，运动到扭转的位置，易生成单晶。口 先进的 CMOS 电路和双极型电路大都制作在外延层上（李老师课件能找到）P182 优点第八章口 光刻的七个工艺步骤是哪七个 ?涂胶一前烘一曝光一显影一后烘一刻蚀一去胶口 涂胶的目的?涂胶过程中,光刻胶膜厚的决定因素是哪两个?<1>目的：形成厚度均匀、附着力强、没有缺陷的光刻胶薄膜 <2>光刻胶本身的黏性甩胶时间、速度口 前烘的目的 ?<1> 使胶膜内溶剂充分挥发，干燥，降低灰尘污染 <2>增加胶膜与下层膜的黏附性及耐磨性 <3>区分曝光区和未曝光区的溶解速度口 分辨率的定义?定义:分辨率R表示每mm内能刻蚀出可分辨的最多线条数，即每mm内包含有多少可分辨的线对数r1"1R =（mmt）2L口光刻胶的组成成分？<1>聚合物材料（树脂）：保证光刻胶的附着性和抗腐蚀性及其他特性， 同时也决定了光刻胶薄膜的其他物理特性；<2>感光材料（PAC）：受光辐照后会发生化学反应，控制或调整光化学反 应，决定着曝光时间和剂量；<3>溶剂：将树脂溶解为液体，使之易于涂覆；<4>添加剂：染色剂（增加光吸收能力）等。口 干法刻蚀和湿法腐蚀的定义 ？ 干法刻蚀和湿法腐蚀的优缺点 ？<1>干法：利用等离子激活的化学反应或者利用高能离子束轰击完成去除 物质的方法湿法：通过特定的溶液与需要被腐蚀的薄膜材料进行化学反应，进而 除去没有被光刻胶覆盖的区域的薄膜湿法刻蚀：*液态溶液，化学反应 优点:工艺简单；选择 性好；操作方便4缺点：各向同性，精 细线条难以刻蚀；大 量的颗粒污染，化学 废液干法刻蚀：心等离子体，化学反应+物理 溅射屮优点：较高的各向异性，能 形成更小的特征尺寸；等离 子体可以容易的开始和结 束，温度不敏感，工艺重复 性好；更少的颗舷玷污，很 少的化学废液于缺点：选择性比较差，设备 复杂口 正胶和负胶的分辨率哪个高？正胶的分辨率比负胶高。张帆扬帆逐月第九章（1）按其在集成电路中的功能划分，金属材料可分为哪三 大类?金属材料或合金适用于做哪类材料？难熔金属硅化适 合做物哪类材料？ -P266IC中的金属<2>金属材料或合金适用于做难熔金属硅化适合做栅和互连材料。P291（2）尖楔现象的定义?改进 Al/Si 接触的方法 有哪些?并对 每种方法做简要阐述<1>定义：硅向铝中扩散，同时铝也向硅中扩散，形成尖楔，可能会造成 pn结失效（这是课件的）（1）尖楔现象：由于硅在铝中的溶解度较大，在Al/Si接触中，Si/Al膜 的晶粒间界中快速扩散离开接触孔的同时， Al 也会向接触孔内运动、 填充因Si离开而留下的空间。如果Si在接触孔内不是均匀消耗，Al 就会在某些接触点，像尖钉一样楔进 Si 衬底中去，如果尖楔深度大 于结深，就会使pn结失效，这种现象就是Al/Si接触中的尖楔现象。（书上的）V = 2 fDt (w - d) s n / nAl Siw dZ = 2、FDf () s n / nAAl Si<2>专Al-Si合金金属化引线（铝中加入1%“4%的硅，同时存 在硅的分凝问题）吓铝一掺杂多晶硅双层金属化结构（多晶硅提供溶解于 铝中而消耗的硅，同时作为欧姆接触及吸杂层）令铝一阻挡层结构（E1SL隔作为欧姆接触层,胡作为阻挡层）吝减小铝的体积（A1/阻挡层/Al-Si-Cua层夹心结构）降低硅在铝中的扩散系数（铝中掺氧或（3）电迁移现象的定义，改进电迁移现象的方法有哪些 ,并对每种方法做简要阐述<1>定义:大电流密度通过导体时，导体原子将收到导电电子的碰撞，从而 导致导体原子沿电子流的方向迁移。结果在一个方向上形成空 洞，而在另一个方向则由于铝原子的堆积而形成小丘，从而会造 成断路和短路失效现象。<2> 改进电迁移的方法: 结构的影响和竹状结构的选择（使铝的晶粒间界方向垂直于电流方向） Al-Cu合金和Al-Si-Cu合金（杂质在铝的晶粒间界的分凝可降低铝 的扩散系数） 三层夹心结构（中间加入过渡金属层，形成金属化合物，阻挡铝的扩散） 改进电迁移的另一种有效方法是采用新的互连金属材料，如Cuo（4）为何铜能够逐渐取代铝成为IC中最主要的金属互连材料？（李老师课件上找）Cu作为互连材料的优点：'：*更低的电阻率：1.了减小引线的宽度和厚度，减小分布电 容，降低了功耗并提高集成电路的密度降低了互连引线的延迟，提高器件速度抗电迁移性能好，可靠性高:*没有尖楔现象Cu作为互连材料的缺点：:-缺乏有效的刻蚀金属铜的手段铜在硅和二氧化硅中的扩散系数大，容易造成金属污染铜与二氧化硅的黏附性较差第十章口今IC集成电路的主流工艺是那个？SOI 和 STI 、 Cu 及低 k 介质口 未来 CMOS 集成电路中的栅电极的发展方向是哪个方 向?P320多晶硅栅、金属栅和高 k 栅介质层口能够画出LOCOS工艺的流程图并作简要说明？LOCOS:局部场氧化P313LOCOS工艺的流程：首先在清洗后的硅片上热氧化制备20-60nm的SiO层。这层SiO 称为二氧化硅衬垫或硅缓冲层。用于减缓硅衬底与随后淀积的氮化硅层之间 2的应力。然后在二氧化硅缓冲层上，利用LPCVD工艺淀积一层厚度为100-200nm 的氮化硅层作为氧化阻挡层。淀积氮化硅层之后，光刻和刻蚀氮化硅层和二氧化 硅缓冲层以形成有源区，并去除有源区上的氮化硅层和二氧化硅缓冲层。随后在 保留的光刻胶保护下，进行提高场氧化层下面沟道杂质浓度的注入，形成沟道阻 挡层，即相应地提高场区寄生 MOSFET 的阈值电压。注入完毕后，去除光刻胶后 进行场区氧化，在已形成的沟道阻挡层上热氧化生长0.3-1.0um的场二氧化硅 层，形成器件间的隔离。（图见ppt第十章5、6、7页，或者书324页）