IC设计流程及工具

任务RTL与门级仿真a.SynopsysVCS/VSSb.MentorModelSimc.Cadence,Verilog-XLd.Cadence,NC-VerilogRTLandGate-level设计纠错NovasDebussy功耗优化与分析Synopsys.PowerCompiIer逻辑综合Synopsys,DesignCompiIer扫描插入a.Synopsys.DesignCompiler-UltraPlus存储器内建自测试（BIST）UniChip.UBST自动测试生成（ATPG）与故障仿真a.Synopsys,TetraMAX延时计算a.Synopsys.PrimeTimeb.Celestry,MDC静态时序分析a.Synopsys.PrimeTimebCadence,Pear1平面规划Cadence,DesignPlanner布局布线a.Avarrt!ApollobCadenceSi1iconEnsemble时钟树综合a.Avant!ApollobCadence.CT-Cen&CT-PKS形式验证SynopsysForma1ity物理验证MentorGraphicsCa1ibreRC參数提取a.CadenceHyperExtractbSimplexQx,Fire&Ice晶体管级功耗横拟SynopsysPowerMi11电路级仿真a.Avant!Star-HspicebCadenceSpectreFPGA/CPLD典型的FPGA设计流程skycanny发表于2005-12-822:17:00转自EDA专业论坛作者:Hxf1设计输入1）设计的行为或结构描述。2）典型文本输入工具有UltraEdit-32和.。3）典型图形化输入工具-Mentor的Renoir。4）我认为UltraEdit-32最佳。2 代码调试1）对设计输入的文件做代码调试，语法检查c2）典型工具为Debussy。3 前仿真1）功能仿頁2）验证逻辑模型（没有使用时间延迟）。3）典型工具有Mentor公司的ModelSim>Synopsys公司的VCS和VSS、AIdec公司的Active、Cadense公司的NC。4）我认为做功能仿真Synopsys公司的VCS和VSS速度最快，并且调试器最好用，Mentor公司的ModelSim对于读写文件速度最快，波形窗口比较好用。4综合1）把设计翻译成原始的目标工艺2）最优化3）合适的面积要求和性能要求4）典型工具有Mentor公司的LeonardoSpectrum%Synopsys公司的DC、Synplicity公司的Synplifyo5）推荐初学者使用Mentor公司的LeonardoSpectrum,由于它在只作简单约束综合后的速度和面积最优，如果你对综合工具比较了解，可以使用Synplicity公司的Synplifyc5.布局和布线1）映射设计到目标工艺里指定位萱2）指定的布线资源应被使用3）由于PLD市场目前只剩下Altera,XiIinx,Lattice,ActeI,QuickLogic,Atmel六家公司，其中前5家为专业PLD公司，并且前3家几乎占有了90%的市场份额，而我们一般使用Altera,Xilinx公司的PLD居多，所以典型布局和布线的工具为Altera公司的Quartus11和Maxplus11、XiIinx公司的ISE和Foudatiooc4）Maxplus11和Foudation分别为Altera公司和Xilinx公司的第一代产品，所以布局布线一般使用QuartusII和ISE。6.后仿真1）时序仿真2）验证设计一旦编程或配直将能在目标工艺里工作（使用时间延迟）。3）所用工具同前仿真所用软件。7时序分析4）一般借助布局布线工具自带的时序分析工具，也可以使用Synopsys公司的PrimeTime软件和MentorGraphics公司的Tautiminganalysis软件。8.验证合乎性能规范1）验证合乎性能规范，如果不满足，回到第一步。9版图设计1）验证版版图设计。2）在板编程和测试器件。