衬底驱动MOS管技术研究

《衬底驱动MOS管技术研究》由会员分享，可在线阅读，更多相关《衬底驱动MOS管技术研究（18页珍藏版）》请在装配图网上搜索。

1、第二章衬底驱动技术基本原理及基本单元目前，IC技术的发展趋势是未来用标准 CMOS工艺实现的数模混合电路的 电源电压为1V甚至更低。但是，同时未来标准CMOS工艺中的阈值电压并不会 随着电源电压降低而明显下降6。所以，基于衬底驱动 MOS技术的超低压模拟 设计成为超低压、超低功耗设计的主要方法之一。这些电路通过在晶体管的衬底 端施加电压，结合低压电路基本单元，设计实现了超低压下工作的电路。 本章将 介绍衬底MOS技术的基本原理，包括 MOS管的模型、特性分析，并给出了基 本的衬底驱动电路及其比较，对后续章节的基于衬底驱动MOS技术的超低压、超低功耗的运算放大器的设计工作做了前期的理论准备。2.

2、1 衬底驱动MOS技术MOS器件的衬底主要是 起着自隔离的作用，而衬底偏置效应往往是在超深 亚微米模拟集成电路设计需要考虑的不利因素之一。而在本节中，基于超低压、 超低功耗的考虑，介绍衬底驱动 MOS管技术及其基本单元，而衬底驱动 MOS 技术正好利用的是衬底偏置类似的效应。衬底驱动 MOS管将衬底端作为信号的 输入端，在标准CMOS工艺下实现类似耗尽型的 MOS管，提高了超低电源电压 工作下的模拟信号的动态范围。因此，实现超低电源电压的电路，可以从降低阈值电压的角度入手，对于确 定的工艺，影响阈值电压的主要因素为源极-衬底偏置电压Vbs。以NMOS管为 例，可描述如下8:VTH VTH 02

3、_VBS yf2(21)其中： 2q si NsUB /Cox(2-2)式中，Vth和Vtho分别为计入和不计体效应时 NMOS管的闽值电压，丫是体 效应系数，是费米势，Vbs是源衬偏置电压。由式(2-1)式可知，1) Vbs对Vth有直接调制的作用，对NMOS管提高衬底电 位、对PMOS管降低衬底电位，都可以使Vth的绝对值减小，达到有利于电路超 低压工作的目的；2)由于Id为Vth的函数，而Vth为Vbs的函数，故Id必然也是Vbs 的函数，可以通过强制寄生电流为某一值，来控制管子被Vbs调制的程度；3)当衬底与源间的偏置电压过大，寄生 BJT的作用将不能忽略。实际上，Vbs有着与 Vth

4、相似的控制电流，开启关断晶体管的作用。所以，可以考虑衬底作为控制(输 入)端。基于以上三点,可以提出的超低压设计思路分别有衬底正偏技术(Bulk-BiasTechnique)、衬底电流驱动(Current-Driven Bulk)和衬底驱动技术(Bulk-Driven Technique)。衬底偏置技术可以通过调节衬源偏置电压 Vbs使MOS管闽值电压减 小的目的。再者，现今的标准 CMOS工艺的阈值电压并没有随着线宽的减小而 等比例减小。所以，除了用衬偏效应减小阈值电压外，衬底驱动技术也是一种非常有效的低压、超低压模拟IC技术。2.1.1 衬底驱动MOS管大信号模型一个典型的p阱衬底驱动NM

5、OS管如图2.1所示，其中NMOS管的栅源之 间加有足够大的固定电压(Vgs),以在栅下形成导电沟道；漏源端按通常的方式 连接，而信号加在阱端和源端之间。衬底驱动 MOS管的工作原理类似于结型场 效应晶体管13,当阱端所加信号发生变化时，阱与沟道间的耗尽层厚度将发生 改变，进而改变沟道反型层的厚度，这样漏源电流将受阱端和源端间所加信号的 控制。由于在信号加在阱端之前，栅下沟道已经形成，因此在阱-源间仅需一个很小的电压就能实现对沟道电流的调制，即类似于耗尽型器件。衬底驱动MOSFET 一般工作于强反型区，用于衬底端和源端间弱正偏、零 偏和反偏的情况下，实验表明13即使在阱端与源端弱正偏情况下(小

6、于0.3V),衬 底漏电流也非常小(小于100pA),而阱电流更低于1pA,因此衬底驱动 MOS技 术可以实现高输入阻抗的耗尽型器件。图2.1中同时标出了寄生的横向、纵向双极晶体管(QP,QV),由于寄生晶体 管基极发射极间电压很小，因此流过这两个晶体管的电流可以忽略不计14。当阱-源二极管正偏较大时，阱电流会呈指数增长，最终寄生横向 BJT就会占主要 地位。因此，在衬底驱动时，必须注意避免阱 -源结过分正偏，以最小化阱电流 防止寄生横向BJT开启。图2.1衬底驱动MOS管(a)横截面(b)电路图由MOSFET的一阶理论可以得出漏极电流的表达式15:,KW1、，一ID-L-VGSVT2VDSV

7、DS，VdsVdssat(23)2 V2L VGS2Vt1VDS，VDSVDS sat(2-4)如（2-2）所示，约为0.51/2（2-4）分别可化为：其中VDS sat VGS VT, VT的表达式即（21）, 在衬底驱动技术中，VGS为常数，因此（23）,K W . . .r-11. 22 I VBS(1VDS), VDSVDS sat(2-6)I D-LVGSVT0J|22 2VBSVDSVDS，VDSVDSsat(2-5) K W /T-I D 2LVGS VT0y|2由式（2-6）可以看出,当衬底驱 动MOS管工作于饱和区时，由于VGS VT0 回为常数，因此漏极电流ID主要受VBS

8、的控制。由于在衬底端加信 号能有效的避开阈值电压的限制，非常小的衬底端与源端电压就可以用来调制沟 道电流，因此这种技术对超低压、超低功耗的应用非常有利。2.1.2 衬底驱动MOS管小信号模型由公式（2-6）可得饱和时衬底驱动NMOS管小信号跨导gmb为:gmb-|VBSQ VBSgm2 J|2 7 VBSgm(2-7)其中，gm为栅跨导；为体效应系数，约为0.51/2；为费米势，约为0.3V。一般 为0.10.3,即gm为gmb的310倍，而衬底驱动下，源阱结可以反偏、零 偏甚至很小的正偏，因此gmb理论上可以比gm大，由（2-7）可知当 VBS 20.25 2 0.5V时，有gmb gm,当

9、然此时阱端与源端间的结电流可能会比较大。衬底驱动NMOS管输出电阻与栅驱动相同为：r （2-8）I D I D因此，衬底驱动NMOS管的基本小信号等效模型如图 2.2（a）所示，可见它与 栅驱动NMOS管的模型非常相似，只是信号输入端和跨导有所不同。但是，完整的小信号等效模型则不然，原来栅驱动NMOS管中所不需考虑的阱与衬底间电容（仁.）在衬底驱动NMOS管内由于阱端为输入端，因此必须 考虑到Cbsub的影响。衬底驱动NMOS管完整的小信号等效模型如图2.2（b）所示, 其中，由于栅端（G）常常固定偏压，因此其作用一般作为寄生作用来考虑。图2.2衬底驱动MOS管（a）基本小信号模型（b）完整小

10、信号模型阱与衬底间电容（Cbsub）、阱与源或漏间电容（Cbs、Cbd）主要是由PN结的耗 尽电容构成15,耗尽电容Cj的大小主要由源漏、P阱、N衬底的掺杂浓度和各 部分的面积所决定；另外，耗尽电容是非线性的，而且随着阱与衬底间PN结反偏电压或源漏与阱间的反偏电压的增大而减小。单位而积的耗尽电容Cj为：CCj0Cj m（2-9）1 Vd0其中，Vd为结上偏压（正偏时为正值，反偏时为负值）；m为缓变系数（grading coefficient）,对突变结m=1/2,缓变结m=1/3; Cj0为零偏下单位面积的PN结耗 尽层电容：1/2(2-10). q siNANDCj0j 2 Na Nd对阱与

11、衬底间电容和阱与源漏问电容来说，还要考虑到底面电容和侧壁电容的不同，由于工艺的影响，一般认为底面电容为突变结，即缓变系数m取1/2,而侧壁电容为缓变结 m取值在1/31/2之间16。由图2.1 （a）和图2,2 （b）可见，由于信号输入端的不同，导致衬底驱动 NMOS管所需考虑的寄生电容与栅驱动时的有所不同，主要体现在输入端（B端）引入了 Cbsub电容，而且原来栅驱动的Cgs、Cgd被Cbs、Cbd所代替，这些改变不 可避免地直接影响了衬底驱动 MOS管的高频特性。2,2衬底驱动MOS管特性分析1.1.1 衬底驱动MOS管的频率特性特征频率fT定义为共源结构下电流增益降为单位一时的频率，当信

12、号频率超过特征频率时，器件不再提供信号增益，因此特征频率在一定程度上表示了 MOS管的高频特性。本节讨论了衬底驱动 MOS管的频率响应特性，分析了两种驱动方式下影响特征频率的因素，提出电容的估算方法，估算并对比了 3叩和0.25叩工艺下的衬底驱动与栅驱动MOS管的特征频率衬底驱动MOS管的输入电容与栅驱动管有所不同，导致衬底驱动MOS管和栅驱动管的频率响应也有较大差异。 计算fT的电路如图2.3所示，栅驱动管的特征频率3为15:fT, gate drivengm2 Cgs Cgb Cgdgm2(2-11)其中,Cgs是栅源间电容。类似地，对衬底驱动 MOS管有: gsfT ,gate driv

13、engmb2 CgsCgbCgdgmb2 (CbsCbsub)gmCbs Cbsub(2-12)其中， 是gmb与gm的比值，典型值在0.10.3问。4和Cbsub分别是阱-衬间的电容图2.3计算特征频率的电路(a)栅极驱动(b)衬底驱动由式(2-11)、(2-12)可知，衬底驱动特征频率的减小一方面是由跨导 gmb与gm 相比减小导致；另一方面是由输入电容的增大所致，下面以 3叩 为例，简述了 电容的估算方法。在文献17中提供了 3 Pm工艺下，不同器件方便的Cbs对Cgs归一化系数，在 叉指版图结构中，对NMOS来说，Cbs=0.18CqS。 gs而Cbsub对Cgs的比值可以用衬底面积和

14、侧壁面积、阱及衬底掺杂浓度、阱衬PN结偏压等近似求得。在标准 CMOS工艺中，阱和衬底掺杂浓度分别约为 1016cm-3和1015cm-315,同任何耗尽型电容一样，Cbsub随着阱-衬PN结间的反偏 电压的增大而减小，由于在衬底驱动技术中，阱 -衬PN结从不正偏，因此这里 考虑最坏情况，即零偏时的Cbsub值。利用掺杂信息，零偏下单位面积Cbsub估计值为0.087fF/g2,对一个给定的MOS管，因此当阱面积确定后， 仁.对Cgs的 比值就可以确定了。而阱面积可以用 MOS管源漏扩散面积的3倍来估计，即对 最小栅长的器件，栅宽 W,则阱面积近似为3 (W 4Lmin),得出的电容值再乘2,

15、用来表示阱-衬间的侧面电容。对3叩工艺下，饱和强反型工作的相同尺寸 MOS管来说，应用上述近似, 可得：fT, gate driven3.8fT, gate driven(2-13)随着CMOS工艺的发展，如果 了 S1/2,阱和衬底的掺杂浓度提高了Cox增加S倍（S1）,而单位面积Cbsub只增加 S倍,则式（2-13）变为18:fT ,bulkdriven矣 fT,gate driven(2-14)fT,gate driven 的关系,(2-15)在0.25叩工艺下，可以用估算的方法，推导出fT,bulk driven 如下式（2-14）所示，所用0.25四工艺的主要参数如表2.1,fT,

16、bulk drivenfT ,gate driven2.53其中，阱-源间电容Cbs可用底面、侧壁单位电容（Cj、Cjsw）与源区面积、周 长来估计，而阱 应问Cbsub可用PN结电容Cjb0与阱区面积来估算.由（2-13）和（2-15）,可见公式（2-14）只是理想情况下的一种近似，因为随 着工艺的发展、掺杂浓度、寄生电容等不会统一变化相同的倍数，但是公式（2-14） 表明了一个趋势，即在未来标准CMOS工艺中，虽然fT,bulk driven仍然不会等于fT,gate driven ,但是应用衬底驱动技术所牺牲的频率特性会越来越小。表2.1估算电容所用0.25口工艺的主要参数16 （PMO

17、S）Cox (fF/ 叩2)C0 (fF/ pm)Cj(fF/ g2)Cjsw(fF/ g) 0(V)60.271.90.220.641.1.2 衬底驱动MOS管的噪声特性电路中的噪声代表了可放大的信号的最弱极限， 低于噪声的弱信号放大后的 信号质量有明显的蜕变，另外噪声也为放大器提供了有用增益的限制。 本节讨论 了衬底驱动下的噪声特性，分析了包括沟道白噪声、闪烁噪声和薄层电阻噪声在 内的主要噪声，对比了衬底驱动和栅驱动下的噪声特性， 指出了衬底驱动电路噪 声优化的方法。衬底驱动与栅驱动下的沟道噪声电流相似， 但是由于衬底驱动和栅驱动下的 增益因子不同，因此把沟道噪声电流归因到输入端后所得等效

18、输入噪声有所不 同；同时，衬底驱动MOS管的阱电阻也会造成额外的热噪声；如果用的是非硅化物(Non-silicide)工艺，还必须格外注意栅电阻。通常的 MOS管尺寸从噪声的角度来看并不适合衬底驱动 MOS管的最优化。对衬底驱动MOS管，由沟道白噪声和闪烁噪声引起的输入等效均方根噪声 电压为：(2-16)(2-17)-28kT(1) KFV ch,bulk 32gm2 fCoxWLK而栅驱动下3-28kT(1) KFV ch,gate ;3gm2fCoxWLK其中：k为玻尔兹曼常数；T为热力学温度；K为工艺跨导参数，为 Qox； KF 为闪烁噪声系数，约为3 10-24 V2Fo可见在衬底驱动

19、下，式(2-16)两项的分母中都出现了 2项(gmb/gm 1)即衬底驱动下的等效输入沟道白噪声和闪烁噪声比栅驱动下增大了2倍。由于第二项的分母中含有 W L项，而且低频下闪烁噪声为电路中的主要噪声，因此在 应用衬底驱动技术时，最好选择大尺寸的 MOS管以减小闪烁噪声；但是大尺寸 MOS管的寄生电容较大，会导致频率特性变差，因此要综合考虑各方面因素合 理选择MOS管的尺寸。叉指状衬底驱动MOS结构中，由薄层电阻引起的输入等效均方根噪声电压 为：(2-18)-212 N c 1 N CV sh,bulk 4kTRbi2%N i 1i 1其中：N为叉指状MOS结构中栅的个数；Rbi为第i个栅沟道下

20、的有效串联阱 电阻，弓为第i个栅的栅与金属间电阻。式(2-18)中的二项分别描述了由阱与金属间、 栅与金属间电阻所引起的白噪 声。虽然栅电阻的噪声贡献(硅化物工艺下为5 /口，非硅化物工艺下为100 / 左右)，增大了 2倍，但是前面的N 2系数确是个令人鼓舞的结果，它表明可以 利用叉指MOS结构来降低栅电阻所产生的噪声影响。由于叉指结构可能增加阱 电阻，而单个栅电阻之和却保持小变，因此设计器件的物理版图时应该多用阱接 触，而且阱接触应该尽量接近每个栅，以最小化阱端薄层电阻的噪声影响， 这样 可以实现对阱电阻(阱区薄层电阻率1000 /口)的噪声贡献最小化。综上所述，衬底驱动MOS管的总输入等

21、效均方根噪声电压为：2-2V nibulk8kT 1KF1 N 1 N r2=4kT - (Rbi -2%)占 f3 2gm2 fCoxWLK 2N i 12 i 1 “(2-19)衬底驱动电路噪声优化的主要方法： 电路设计中合理选择较大尺寸的衬底驱 动MOS管；物理版图实现上采用叉指 MOS结构、多用途接触并尽量接近。2.2.3衬底驱动MOS管的超低压特性衬底驱动PMOS管的栅源之间加有足够大的固定偏压（Vgs）,以在栅下形成 导电沟道，而信号加在衬底端（bulk端）和源端之间。这样沟道电流将受衬底端和 源端间所加信号的控制，这样就有效地避开了阈值电压的限制， 非常小的衬底端 与源端电压就可

22、以用来调制沟道电流，因此这种技术非常适合于低压或超低压应 用。为了验证衬底驱动PMOS的低压特性，本节基于TSMC 0.25叩的N阱CMOS 工艺BSIM3V3模型，用Hspice对衬底驱动PMOS管的转移特性、输出特性进 行了仿真以验证其低压特性。转移特性是指MOS管输出电流与输入电压的关系特性，图 2.4中给出了当 电源电压为0.8V, Vgs偏置在-0.8V时的转移特性，图2.4（a）是仿真电路图，图2.4（b） 是特性曲线，而图2.5是Vbs=0V时普通栅驱动PMOS管的转移特性曲线，本节 仿真所用的MOS宽长比均为100Pm/2叩。所用的TSMC 0.25 Mm的N阱CMOS 工艺B

23、SIM3V3模型中，PMOS管的阈值电压约为-0.6V,当PMOS管的栅源输 入电压小于-0.6V时，输出端开始有明显的电流，这从图 2.5 （b）所示的栅驱动 MOS管转移特性曲线中可以看出。从图 2.4（b）中可以看到，衬底驱动PMOS管 的转移特性曲线与栅驱动的基本相同，但是当输入端电压（Vbs）大于0V时仍然可 以传输较大的电流，因此表明其明显具有耗尽型晶体管的特点，这种特性正是 衬底驱动MOS管得以用于超低压下工作的重要原因。SI矶W W/L=100 叩/2 叩Bulk Hi G(a) (b)图2.4衬底驱动PMOS的I-Vbs特性 （a）电路图 （b） I-Vbs特性曲线图2.6所

24、示为衬底驱动PMOS管和普通栅驱动PMOS管转移特性的对比图,(b)可见衬底驱动PMOS管能有效地降低模拟电路对电源电压的要求。 以上是衬底 驱动MOS管的转移特性，而输出特性是MOS管输出电流Isd与源漏电压Vsd问 的关系，图2.7为在不同Vbs下，Isd随Vds变化的仿真特性曲线，其中PMOS管 的宽长比为100叩/2叩，其中Isd的负号代表了电流的流向。S-usdI* GBulk-I1W/L=100 g/2 g仆D(a)图2.5栅极驱动PMOS的I-Vgs特性(a)电路图(b) I-Vgs特性曲线图2.6衬底驱动和栅驱动 PMOS管I-V特性比较从图2.7可以看出，输出特性曲线与普通栅

25、驱动 PMOS管的特性曲线形状非常相似，随着Vds的减小，衬底驱动PMOS也从线性区进入饱和区，其饱和电压 随着输入电压Vbs变化。衬底驱动PMOS管的栅端调制特性如图2.8所示。图2.7衬底驱动PMOS管输出特性(Vgs=-0.8V)图2.8衬底驱动PMOS管栅端调制特性由图可知，栅端的调制作用对衬底驱动 MOS管较为明显，设计时需要合理 选择偏置电压Vgs,其典型值随工艺和实际应用而变化。另外，根据需要可以利 用栅端实现衬底驱动MOS管的关断作用。2.3 衬底驱动电流镜上面两节已经介绍了衬底驱动 MOS管的工作原理和基本特性。下面两节将 介绍衬底驱动的基本电路。首先，通过介绍衬底驱动电流镜

26、，研究的衬底驱动电 路的特点和优势；其次，通过介绍不同的衬底驱动电路的实例来说明衬底驱动技 术在超低压、超低功耗模拟集成电路设计中的应用。2.3.1 衬底驱动简单电流镜在所有基本的衬底驱动单元中，衬底驱动电流镜是最有用，也是最难设计的 单元之一。图2.9分别表示了栅极驱动和衬底驱动的简单的电流镜。如图2.9 (b)所示，PMOS管的VSg=Vdd-Vss,使MOS管的源和漏之间形成反型层。MOS管 sgM1的漏衬相接，衬底的电压连接 M2 的基本的衬底，形成电流镜。很显然，衬底驱动图2.9简单的MOS电流镜 （a） PMOS栅极驱动电流镜（b） PMOS衬底驱动电流镜电流镜和标准的栅极驱动电流

27、镜非常相似，只是把 MOS的衬底端代替了原来栅 极的作用。在本节中，MOS管的宽长比为400叩/2叩，图2.9中的Vdd和Vss分别为0.5V 和-0.5V,所用的仿真模型为 TSMC 0.25叩 的BSIM3V3 CMOS 工艺。对输出端 电压从-0.5V0.5V的轨至轨直流扫描，味的值分别为100隔,2000，3006， 400 A 500人 简单电流镜在不同Iin对应的IoutVout特性曲线如图2.10所示。 简单栅极驱动的电流镜的输出电流Iout很好的跟随了输入电流Iin。而衬底驱动比简单栅驱动不理想，这是由于 13.M2管的尺寸没有很好的和M1匹配，匹配公式为式中的1 out22n

28、I/ Min1VDS11nVDSl 14VDS2(2-20)KW/L 。而且衬底驱动电流镜的输出电流lout曲线间隔比栅极驱动电流镜的近，这主要是由于衬底驱动电路种M2的漏电流是由衬源电压决定的，而不是栅源电压。衬底驱动电流镜中输出电流紧随输入电流增加，主要式由于式（2-20）中的I：项所致。值得注意的是，通过输入管的源漏电压 Vsd ,作者用Hspice对整个输入电流 进行了扫描，发现衬底驱动电流镜的输入管源漏电压比普通栅极驱动电流镜的源 漏500.0u -1.00Gate-driven0.750.50Bulk-driven100.0u200.0u300.0u400.0u500.0uIin

29、/A0.250.00图2.11电流镜输入管源漏电压（Vsd ）的比较电压小的多。如图 2.11所示，输入管M1的Vsd由0.72mV0.92mV变为26mV114mV,由此可以看出，衬底驱动电流镜消耗的功耗只有栅极驱动的很小 一部分。所以，衬底驱动电流镜很适合在低压模拟集成电路中低功耗方面的应用。尽管这个电路还不是那么完美，但是这个电路对超低压模拟集成电路设计中 有着相当重要的地位。同时，这个电路也是其它衬底驱动电流镜的基础。很多性能更好的衬底驱动电流镜都是在这个基本的衬底驱动电流镜基础上改进而来的。2.3.2 衬底驱动共源共栅电流镜电流镜广泛用于模拟电路设计中，众所周知，对栅-漏相连的简单栅

30、驱动电流 镜(GDCCM),输入电压Vin至少比丫也大250mV,以达到强反型工作，这样 Vin很 容易就达到0.9V1.0V19。为了增加电流的匹配性能和增大输出阻抗，共源共栅 电流镜是一种更为可取的电流镜结构。标准栅驱动共源共栅电流镜的一个缺点是要保证在强反型区工作，输出电压要求至少比Vth大500mV,而输入电压则至少比2Vth大500mV,即在Vth为0.6V 时，分别很容易达到1.1V和1.7V19。由于这个限制，模拟电路工程师被迫使用 更复杂的结构，如宽摆幅共源共栅电流镜。这样增加了电路的复杂性，设计时间 也随之增加。图2.12为一个简单的P型共源共栅衬底驱动电流镜(BDCCM)

31、20,可以作为 减小Vin和Vout端阈值电压限制的一种方法。N型结构同样易于实现。如前面章 节所述，所有的MOS管栅端都固定在Vg来提供源-漏间的导电沟道，而阱端则 用来作为偏置，通过阱-源结弱正偏来建立漏电流。由图2.12,可以得到：Vsd2Vsd1Vsb3Vsb4,Vsg1Vsg2,Vsb1Vsb2 而 Vsb1Vsd1,Vsb3Vsd3。当Iin Isds,mi时Vsb 0,此时M1和M2管的阱-源结弱正偏，如果M3与M1管匹 配，即I SDS,M 3 I SDS,M 1 , 而由于Vsdi为正，Vsd2会大于零。(ISDS是在给定Vgs偏压， Vbs=0V时的饱和漏电流)。这样，Vs

32、d2 Vsb4 0V,所以M2管开始导通。前面 提到的情况，除了直流反馈之外，特别是 Vsdi Vsb3 Vsd2 Vsb4和器件的匹配， 迫使 I IN I OUT oBDCCM的输入压降和输出压降可以描述为：Vdd VIN (min, BD) VSB1 VSB3(2-21)(2-22)(2-23)(2-20)VDDVOUT (min,BD)VSD,Sat(M 4)VSD,Sat(M 2)2VSD,Sat而对于栅驱动共源共栅电流镜，最小输入、输出压降为口：I VDD VIN I”)IM2VovVdD VoUT (min,GD)VT2V0V其中，VsD,sat对应P管工作在饱和区时的最小源-漏

33、电压，Vov为P管的过驱动 电压。对比(2-20)(2-22)式可以发现，由于源-衬结弱正偏，Vsb可以很小，因此 BDCCM的输入压降要远远低于 2|Vt |(大名勺1.2V);而由式(2-21) (2-23), BDCCM 的最小输出电压比GDCCM也有一定降低。VddVGM3Vin1 loutlinM43- VoutVG图2.12衬底驱动PMOS共源共栅电流镜衬底驱动共源共栅电流镜(BDCCM)在TSMC 0.25加CMOS工艺下的仿真 结果如下，其中PMOS管的宽长比为400师/4叩，阈值电压-0.6V,采用双电源 Vdd =0.75M Vss =-0.75V。为了对比性能,对 传统栅

34、 驱动共源共栅 电流镜 (GDCCM)也进行了仿真，仿真电源电压为 Vdd=1.5V, Vss=-1.5V0图2.13和2.14分别为BDCCM和GDCCM的仿真电流曲线，其中Mn为转换 后的输入压降，由两图BDCCM与GDCCM相比输入压降要求0.5V以上下降到 了 0.3V左右，可见电流镜中使用衬底驱动技术可以明显的降低输入电压的要求。 但是由2.13图可以发现，只有当输入电流大于40 PA后，BDCCM的输出与输入 电流才实现了良好的匹配，即正确实现电流镜镜像电流的功能。图2.13 BDCCM 的输出电流特性图2.14 GDCCM的输出电流曲线图2.15为BDCCM与GDCCM的输入特性

35、，从中可以明显的看出不同输入 电流下所需输入压降的差别，在 BDCCM正常工作后(Iin 40 pA时)，两者的差 别接近1.7V(大于两个|Vtp|)。由图2.16的输入输出传输特性也可以看出衬底驱动 的线性度要比传统共源共栅电流镜差一些。50.0U45.0U40.0U35.0U30.0U25.0U20.0U15.0U10.0U5.0U0.00.010.0U20.0U30.0U40.0U50.0UIin /A图2.15 BDCCM 与GDCCM 输入特性图2.16输入输出特性同时由于传统共源共栅电流镜与主极点有关的寄生电容小于 BDCCM的寄 生电容，而且gm大于gmb ,BDCCM的带宽要

36、比GDCCM的小一些，因此BDCCM 也牺牲了一部分频率特性。综上所述，虽然衬底驱动技术的引入使得电流镜的线性度和带宽有所下降， 但衬底驱动共源共栅电流镜却解决了传统共源共栅电流镜对输入压降的较高要 求，把输入压降要求由0.5V以上降低至0.3V左右，可以实现1V左右低电源电 压下正常工作，它为低压、超低压设计提供了一种性能良好的新型共源共栅电流 镜。2.4 衬底驱动差分对由于衬底驱动MOS管的耗尽型特征，允许输入差分对的 Vt为0V,在0.8V 的电源电压下，以VC,max为例，在衬底驱动差分结构下，输入共模电压最大值为：VICM ,maxVDD |VBS(dif .pair)Vov(tai

37、l )(2-24)由于VBS(dif.pair)可以为正值，因此ViCM,max、最大值可以达到电源电压Vdd ,与普通 栅驱动差分对相比至少去除了一个阈值电压的限制。 因此，在低电源电压下，使 用衬底驱动技术极大地扩展了差分对的输入共模范围。PMOS衬底驱动差分对(N阱工艺下)如图2.17所示，差分对管 M1、M2的 栅极都连接到地，以保证 M1、M2管沟道反型层的形成，与栅驱动差分对类似， 为：Id1 Id2 GmbVin(225)其中Gmb是衬底驱动差分跨导，Mn是差分输入电压信号。用一阶理论，差分对的图2.17 衬底驱动PMOS差分对跨导为:Gmbg m2、25 Vs (K/n)(W/

38、L)Itail2.2Vcm Vs(2-26)其中Vcm是衬底端信号的共模电压，Vs是输入对管Ml、M2的源端电压，Itail是 偏置尾电流。由于衬底驱动MOS管在阱-源结在反偏、零偏甚至弱正偏下仍然可以获得所 希望的直流电流，所以Vcm的范围几乎是轨对轨的(rail-to-rail),但在电路设计中 需要注意Vcm的大小，防止阱-源结正偏过大，导致寄生的水平、垂直BJT管开启。在0.8V情况下，为衬底驱动差分对提供负载也受到一定限制。首先考虑电 阻负载情况，数字CMOS工艺下实现电阻的方法主要有多晶硅栅，金属，阱扩 散，源/漏扩散或工作在线性区的 MOS管。0.8V电源电压下，线性区的工作MO

39、S 管不是一种好选择，因为此时的 Vgs只有0.8V,而当Vt在700 800mV范围时,VDS,Sat大约为200300mV,这样低的VDS,Sat实际上不能保证MOS管工作于线性 区。而从散粒噪声ficker）角度看，无源电阻更有吸引力，因为它们的噪声全为热 噪声。然而负载元素两端的允许压降要小于0.5V,以防止当输入共模电压接近电源电压的一端时，漏-阱结问强正偏。由于实际上gmb一般都小于1mS,对0.8V 无源电阻负载的衬底驱动差分对，甚至 3V/V的电压增益都达不到。因此，必须 用有源电流源或电流镜作为其负载，当然这要以额外的噪声为代价。本节基于TSMC 0.25 m CMOS工艺的

40、BSIM3V3模型，对图2.17电路， 在用电流镜作负载时进行仿真，其中M1和M2的宽长比都为200叩/10叩，Vdd =0.8V,尾电流偏置Itaii =2.5 pA,共模电压为0.4V。衬底驱动差分对的漏极电流随输入电压变化的仿曲线如真图2.18,可以看到最大差模输入范围可以达到接近220mV。图2.18衬底驱动的IdVin曲线正如先前提到的，当Vcm接近电源地时，PMOS对管（n阱CMOS工艺下） 的阈值电压降低，使得源极相连的节点电压（Vs）降低，因止匕Vs在ICMR的中间范 围内在一定程度上追踪共模电压的变化。由于最大的尾电流3 g需要最大的Vsg , 相应的Vs也最大。尾电流为2.

41、5 4时，当Vcm约等于580mV时，Vs与Vcm值相 同，表明此时PMOS管的衬-源结为零偏；而当VcM580mV时，衬-源结为正偏， 当Vcm为0V时，正偏达到最大为418mV0本节的衬底驱动差分对由于所用偏置电流较小，输入对管的沟道长度较大， 因此实现了较大的增益。2.5 本章小结本章首先介绍了基于衬底驱动技术的 MOS管大信号和小信号模型，对衬底驱动 MOS 技术的工作原理进行了分析，同时对衬底驱动 MOS 的频率特性、噪声特性、超低压特性进行了分析和讨论，并对衬底驱动 MOS 管的超低压特性进行了仿真、验证。然后，基于衬底驱动 MOS 技术，介绍了简单的衬底驱动电流镜，同时介绍了衬底驱动共源共栅电流镜的结构，并用 Hspice 对电流镜在低压下工作情况进行了仿真、 验证。 最后介绍了在常用模块运算放大器的设计中常用的输入差分对，对衬底驱动 MOS 差分对进行了分析、仿真和验证，为下面章节的运算放大器的设计奠定了理论基础。