计算机组成与结构

《计算机组成与结构》由会员分享，可在线阅读，更多相关《计算机组成与结构（27页珍藏版）》请在装配图网上搜索。

1、文档供参考，可复制、编制，期待您的好评与关注！ 计算机组成与结构教学大纲 安徽大学 计算机 学院二OO六年 4 月计算机组成与结构教学大纲I前言 课程性质与设置目的要求计算机组成与结构是计算机科学与技术、软件工程专业的一门主干课程，本课程以冯诺依曼计算机模型作为教学起点，介绍计算机的组织结构和工作原理，剖析计算机的运算器、存储器、控制器和输入输出设备的组成、工作原理与相互关系。设置本课程的目的是使学生对计算机的内部结构、功能部件、功能特征、性能以及交互方式全面掌握，使学生掌握计算机常用的逻辑器件、部件的原理、参数及使用方法，学懂简单、完备的单台计算机的基本组成原理，学习计算机设计中的入门性知识

2、，掌握维护、使用计算机的基本技能。学习本课程的要求是：通过本课程的学习和课程配套的系列实验之后，学生不应当把计算机看着一个执行程序的黑匣子，可以从计算机的组成原理和系统结构，完整说明计算机的工作过程，并能根据计算机的特征编写出更加高效的程序，为后继课程的学习奠定组成与结构的整机硬件工作的基础。计算机组成与结构是计算机类各专业的一门必修的核心课程，从课程的地位来说，它在专业基础课和专业课之间起着承上启下的作用，应此一般安排在数字逻辑和汇编语言课程之后，后续课程还包括计算机系统结构 、微型机与接口技术、计算机网络等。本课程计划总学时92学时，5学分，其中理论课72学时，4学分，实验课20学时，1学

3、分。选用教材：计算机组成与结构(第3版)王爱英主编清华大学出版社教学手段：多媒体教学教学方法：整个教学过程由授课、实验、作业和自学四个环节组成。考核方法：闭卷考试教学进程安排表：周次学时数 教学主要内容教学环节 备注12第1章 计算机系统概论2.1 三种基本逻辑操作及布尔代数的基本公式2.2逻辑函数的化简2.3逻辑门的实现讲课122.4计算机中常用的组合逻辑电路讲课222.4计算机中常用的组合逻辑电路2.5时序逻辑电路讲课222.5时序逻辑电路讲课322.6阵列逻辑电路讲课323.1数据的表示方法和转换3.2带符号的二进制数据在计算机中的表示方法及加减法运算讲课423.2带符号的二进制数据在计

4、算机中的表示方法及加减法运算3.3二进制乘法运算讲课423.3二进制乘法运算讲课课堂讨论523.4二进制除法运算讲课课堂讨论523.4二进制除法运算讲课课堂讨论623.5浮点数的运算方法3.6运算部件讲课623.7数据校验码72课后习题习题课724.1主存储器处于全机中心地位4.2主存储器分类4.3主存储器的主要技术指标4.4主存储器的基本操作4.5读/写存储器讲课824.5读/写存储器讲课824.6非易失性半导体存储器4.8半导体存储器的组成与控制讲课924.8半导体存储器的组成与控制4.9多体交叉存储器讲课925.1指令系统的发展5.2指令格式讲课1025.3数据表示5.4寻址方式讲课10

5、25.5指令类型课后习题讲课习题课112期中考查期中测验112试卷分析课堂讨论1226.1计算机的硬件系统6.2控制器的组成讲课1226.2控制器的组成6.3微程序控制计算机的基本工作原理讲课1326.3微程序控制计算机的基本工作原理讲课1326.4微程序设计技术讲课1426.4微程序设计技术讲课1426.5硬布线控制的计算机讲课1526.6控制器的控制方式6.7流水线工作原理讲课1527.1存储系统的层次结构7.2高速缓冲存储器讲课1627.2高速缓冲存储器讲课1627.2高速缓冲存储器讲课1727.3虚拟存储器讲课1727.4相联存储器7.5存储保护 讲课182课后习题习题课182总复习课

6、堂讨论 第1章 计算机系统概论一、学习目的了解计算机的语言和与硬件的层次关系；掌握冯诺依曼计算机模型的思想、冯氏计算机的硬件组成和基本功能；了解计算机系统的层次结构，从软件、硬件两方面描述；了解电子计算机的发展简史；了解计算机的应用。第一章计划1学时。二、课程内容1.1计算机的语言自然语言 ：人类相互交流信息所用的语言。 高级语言 ：一种和自然语言接近并能为计算机接受的语言。 机器语言 ：机器能直接执行的语言（二进制，可直接进入内存，由CPU执行。）汇编语言 ：符号式程序设计语言。（操作码地址码）1.2计算机的硬件组成计算机的基本部件有中央处理器CPU（运算器和控制器）、存储器和输入、输出设备

7、。在计算机中，各部件间来往的信号可分成三种类型，即地址、数据和控制信号。通常这些信号是通过总线传送的，如图所示。1.3计算机系统的层次结构（从语言功能层次划分）虚拟机：通过配置软件扩展功能后形成的与实际机无关的机器。它将提供给用户的功能抽象出来，脱离了物理机。计算机系统的多级层次结构1.4电子计算机的发展简史1.冯.诺依曼机的基本特点:1）计算机由运算器、控制器、存储器、输入设备和输出设备五部分组成。2）采用存储程序的方式，程序和数据放在同一存储器中，由指令组成的程序可以修改。3）数据以二进制码表示4）指令由操作码和地址码组成。5）指令在存储器中按执行顺序存放，由指令计数器指明要执行的指令所在

8、的单元地址，一般按顺序替增。6）机器以运算器为中心，数据传送都经过运算器。2.电子计算机的发展简史3.计算机的六大分类1.5 计算机的应用领域三、 重点、难点提示和教学手段冯诺依曼计算机模型的思想、冯氏计算机的硬件组成和基本功能。四、思考与练习冯.诺依曼结构的特点是什么?第2章 计算机的逻辑部件一、学习目的1快速复习三种基本逻辑操作及布尔代数的基本公式、逻辑函数的化简和逻辑门的实现。2掌握计算机中常用的组合逻辑电路，尤其是算术逻辑单元的组成、工作原理和先行进位的方法。3了解时序逻辑电路。4基本掌握阵列逻辑电路的组成、工作原理和解决问题的方案。第二章计划10学时。二、课程内容2.1三种基本逻辑操

9、作及布尔代数的基本公式2.2逻辑函数的化简1.代数化简法2.卡诺图化简法2.3逻辑门的实现2.4计算机中常用的组合逻辑电路逻辑电路的输出状态仅和当时的输入状态有关，而与过去的输入状态无关，称这种逻辑电路为组合逻辑电路。常见的组合电路有加法器、算术逻辑单元、译码器、数据选择器等。1.加法器1）半加器不考虑进位输入时，两数码Xn，Yn相加称为半加。半加和Hn的表达式为：Hn=Xn + Yn=XnYn2）全加器Xn，Yn及进位输入Cn-1相加称全加。全加和Fn和进位输出Cn的表达式为：Fn=Xn n-1+ Yn n-1+ C n-1+XnYnC n-1(2.13)Cn=XnYn n-1+XnC n-

10、1+YnCn-1+XnYnCn-1(2.14)全加器还可用两个半加器来形成。Fn是An、Bn相加再和C n-1相加的结果，其表达式为：Fn=XnYnC n-13）串行进位加法器将n个全加器相连可得n位加法器，其加法时间较长。因为其位间进位是串行传送的，本位全加和Fi必须等低位进位Ci-1来到后才能进行，加法时间与位数有关。4）超前进位加法器为了提高加法器工作速度，采用“超前进位产生电路”来同时形成各位进位，从而实现快速加法。我们称这种加法器为超前进位加法器。2. 算术逻辑单元算术逻辑单元简称ALU,是一种功能较强的组合逻辑电路。它能进行多种算术运算和逻辑运算。ALU的基本逻辑结构是超前进位加法

11、器，它是通过改变加法器的Gi和Pi来获得多种运算能力的。如果把16位ALU中的每四位作为一组，用类似四位超前进位加法器(图2.8)“位间快速进位”的形成方法来实现16位ALU(由四片ALU组成)中的“组间快速进位”，那么就能得到16位快速ALU。3.译码器译码器有n个输入变量，2n个(或少于2n个)输出，每个输出对应于n个输入变量的一个最小项。当输入为某一组合时，对应的仅有一个输出为“0”(或为“1”)，其余输出均为“1”(或为“0”)。译码器的用途是把输入代码译成相应的控制电位，以实现代码所要求的操作。4.数据选择器数据选择器又称多路开关，是以“与或”门或“与或非”门为主的电路。它能在选择信

12、号的作用下，从多个输入通道中选择某一个通道的数据作为输出。2.5时序逻辑电路时序逻辑电路不但与当前的输入状态有关，而且还与电路以前的输入状态有关。时序电路内必须有存储信息的记忆元件-触发器。触发器是构成时序电路的基础。1.触发器1）电位触发方式触发器（D锁存器）当触发器的同步控制信号E为约定“1”或“0”电平时，触发器接收输入数据，此时输入数据D的任何变化都会在输出Q端得到反映；当E为非约定电平时，触发器状态保持不变。鉴于它接收信息的条件是E出现约定的逻辑电平，故称它为电位触发方式触发器，简称电位触发器。 2）边沿触发方式触发器（D触发器）触发器接收的是时钟脉冲CP的某一约定跳变(正跳变或负跳

13、变)来到时的输入数据。在CP=1及CP=0期间以及CP非约定跳变到来时，触发器不接收数据。3）主-从触发方式触发器（J-K触发器）主-从触发器基本上是由两个电位触发器级联而成的，接收输入数据的是主触发器，接收主触发器输出的是从触发器，主、从触发器的同步控制信号是互补的(CP和(CP)补)。主从触发器由于有计数功能，常用于组成计数器。2.寄存器和移位寄存器 寄存器是计算机的一个重要部件，用于暂存数据、指令等。它由触发器和一些控制门组成。在寄存器中，常用的是正边沿触发D触发器和锁存器。在计算机中常要求寄存器有移位功能。如在进行乘法时，要求将部分积右移；在将并行传送的数转换成串行数时也需移位。有移位

14、功能的寄存器称为移位寄存器。双向四位移位寄存器。它有左移、右移、并行输入及保持功能，采用主-从R-S触发器作寄存元件。 3.计数器 计数器是计算机、数字仪表中常用的一种电路。 计数器按时钟作用方式来分，有同步计数器和异步计数器两大类。 异步计数器中，高位触发器的时钟信号是由低一位触发器的输出来提供的，结构简单。 同步计数器中，各触发器的时钟信号是由同一脉冲来提供的，因此，各触发器是同时翻转的，它的工作频率比异步计数器高，但结构较复杂。计数器按计数顺序来分，有二进制、十进制两大类。在计算机中较少使用异步计数器，这里着重介绍有并行输入数据功能的正向同步十进制计数器。 同步计数器是采用快速进位方式来

15、计数的，触发器及实现快速进位的逻辑电路是它的核心。各触发器J，K表达式为JA=KA=1JB=KB=QADJc=KC=QAQBJD=KD=QAQBQC+QAQD2.6 阵列逻辑电路阵列逻辑电路近年来得到了迅速的发展。“阵列”是指逻辑元件在硅芯片上以阵列形式排列，这种电路具有设计方便、芯片面积小、产品成品率高、用户自编程、减少系统的硬件规模等优点1. 只读存储器(read only memory,简称ROM)ROM是一类重要的阵列逻辑电路，主要由全译码的地址译码器和存储单元体组成，前者是一种“与”阵列，后者则是“或”阵列，它们都以阵列形式排列。存储体中写入的信息是由用户事先决定的，因此是“用户可编

16、程”的，而地址译码器则是“用户不可编程”的。2. 可编程序逻辑阵列(programmable logic array，简称PLA)是ROM的变种，也可以说是一种新型的ROM。它和ROM不同之处是PLA的与阵列、或阵列都是用户可编程的。PLA在组成控制器、存储固定函数以及实现随机逻辑中有广泛的应用。3. 可编程序阵列逻辑(programmable array logic,简称PAL)也是ROM的变种，它和ROM不同处是PAL的与阵列是用户可编程的，而或阵列是用户不可编程的。 4. 通用阵列逻辑(general array logic,简称GAL)是一种比PAL功能更强的阵列逻辑电路。在它的输出有

17、一个逻辑宏单元，通过对它的编程，可以获得多种输出形式，从而使功能大大增强。三、重点、难点提示和教学手段重点：1.算术逻辑单元的组成、工作原理和先行进位的方法。2.阵列逻辑电路的组成、工作原理和解决问题的方案。难点：1.算术逻辑单元的工作组成、控制方式、先行进位的原理。2.利用阵列逻辑电路解决问题的方案。四、思考与练习1.74181是采用（ 1 ）进位方式的4 位并行加法器，74182是实现（ 2 ）进位的进位逻辑。若某计算机系统系统字长为64位，每4位构成一个小组，每4个小组构成一个大组，为实现小组内并行，大组内并行，大组间串行进位方式，共需要（3 ）片74181和（ 4 ）片74182.2.

18、简化图2.23，画出仅有清零功能的十进制计数器。第3章 运算方法和运算部件一、学习目的1快速复习数值的表示方法和转换、带符号的二进制数据在计算机中的表示方法及加减法运算，使学生掌握加减法运算的溢出判断方式和定点数、浮点数的表示格式、表示范围等知识。2掌握二进制乘法、除法运算的控制流程和控制逻辑框图，了解快速乘法、除法的原理和实现方法。3掌握浮点数加减运算的基本步骤，了解乘除运算的基本方法。4掌握定点运算部件的组成，了节浮点运算部件的组成。5了解数据校验的原理，初步掌握海明校验、CRC校验的原理和基本方法。第三章计划16学时。二、课程内容3.1数值的表示方法和转换1.数值型数据的表示和转换1）数

19、制2）不同数制间的数据转换3）数据符号的表示2.十进制数的编码与运算1）十进制数的编码与运算2）数字串在计算机内的表示与存储3.2带符号的二进制数据在计算机中的表示方法及加减法运算 1.原码、补码、反码及其加减法运算1）原码表示法原码的定义原码的优缺点2）补码表示法补码的定义补码的优缺点求补码的简便方法：正数的补码同原码，负数补码符号位:1,数值部分:绝对值求反末位加1.3）反码表示法反码的定义反码表示的注意事项4）数据从补码和反码表示形式转换成原码5）整数的表示形式 小数点隐含位置不同2.加减法运算的溢出处理3.定点数和浮点数进行算术运算时，需指出小数点的位置，根据小数点的位置是否固定，在计

20、算机中有两种数据格式：定点数和浮点数两种表示方式.1）定点数定点数是指小数点固定在某个位置上的数据，一般有小数和整数两种表示形式。定点小数：把小数点固定在数值部分的左边，符号位的右边。记作：Xs.X1X2Xn，这个数是纯小数，小数点位置是隐含的，小数点并不需要真正地占据一个二进制数。定点整数把小数点固定在数据数值部分的右边。记作：XsX1X2Xn，这个数是纯整数。2）浮点数浮点数是指小数点位置可浮动的数据，通常以下式表示： N=M*RE其中，N为浮点数，M(mantissa)为尾数(纯小数)，E(exponent)为阶码(整数)，R(radix)称为“阶的基数(底)”，而且R为一常数（与尾数的

21、基数相同），一般为2、8或16。在一台计算机中，所有数据的R都是相同的，于是不需要在每个数据中表示出来。3）计算机中数据的数值范围和精度数值范围：机器所能表示的一个数的最大值和最小值之间的范围。数据精度：指一个数的有效位数。数值范围和数据精度是两个不同的概念。3.3二进制乘法运算1. 定点数一位乘法1）定点原码一位乘法规则如下：符号位单独处理，同号为正，异号为负。令乘数的最低位为判断位，若为“1”，加被乘数，若为“0”，不加被乘数（加0）累加后的部分积右移一位。2）定点补码一位乘法补码乘法不能简单的套用原码乘法的算法，因为补码的符号位是参加运算的。校正法XY补 = X补0.Y1Y2Yn+-X补

22、Y0比较法算法(布斯公式)运算规则:.A、B取双符号位，符号参加运算；.C取单符号位，符号参加移位，以决定最后是否修正；.C末位设置附加位Ci+1，初值为0，Ci+1Ci组成判断位，决定运算操作；.需作n+1次累加,n次移位。2.补码两位乘1)根据BOOTH乘法推导出补码两位乘法规则如下：参加运算的数用补码表示符号位参加运算乘数最低位后面增加一位附加位Yn+1,其初值为0根据乘数的最低三位Yn-1YnYn+1的值决定每次应执行的操作移位按补码右移规则进行。2)补码两位乘法操作（P80表3.5） 当乘数由1位符号位和n(奇数)位数据位组成时，求部分积的次数为（1+n）/2,且最后一次的右移操作只

23、右移1位。若数值位本身为偶数，则可采用下述方法之一可在乘数的末位补1个“0”，乘数的数据位就成为奇数，其值不变， ，求部分积的次数为1（n1）/2,即n/2+1,最后一次的右移操作只右移1位.乘数增加1位符号位，使总位数仍为偶数，此时求部分积的次数为n/2+1,最后一次不再执行右移操作。3.3.3阵列乘法器3.4 二进制除法运算1.定点除法运算1)定点原码一位除法恢复余数法加减交替法规则：当余数为正时，商上“1”，求下一位商的办法，是余数左移1位，再减去除数，当余数为负时，商上“0”，求下一位商的办法，是余数左移1位，再加上除数。此方法不用恢复余数，所以又称不恢复余数法，但若最后一次商为“0”

24、，仍需恢复余数。说明.对定点小数除法，首先要比较除数和被除数的绝对值的大小，以检查是否出现商溢出的情况。.商的符号为相除二数的符号的半加和。.被除数的位数可以是除数的两倍，其低位的数值部分开始时放在商寄存器中。运算过程中，放被除数和商的寄存器同时移位，并将商寄存器中的最高位移到被乘数寄存器的最低位中。.实现除法的逻辑电路与乘法的逻辑电路(图3.5)极相似，但在A寄存器中放被除数/余数，B寄存器中放除数，C寄存器放商(如被除数为双倍长，在开始时C中放被除数的低位)。此外，移位电路应有左移1位的功能，以及将Y/-Y补送ALU的电路。.余数的符号同被除数的符号。2、 定点补码一位除法（加减交替法）1

25、）规则如下：如果被除数与除数同号，用被除数减去除数；若两数异号，用被除数加上除数。如果所得余数与除数同号上商1，若余数与除数异号，上商0，该商即为结果的符号位。求商的数值部分。如果上次上商1，将余数左移一位后减去除数；如果上次上商0，将余数左移一位后加上除数。然后判断本次操作后的余数，如果余数与除数同号上商1；若余数与除数异号上商0。如此重复执行n-1次(设数值部分有n位)。 商的最后一位一般采用恒置1的办法，并省略了最低位+1的操作，此时最大误差为2-n。如果对商的精度要求较高，则可按规则 再进行一次操作，以求得商的第n位。当除不尽时，若商为负，要在商的最低一位加1，使商从反码值转变成补码值

26、；若商为正，最低位不需要加1。2)商的校正原则：当除不尽时，若商为负，要在商的最低一位加1，使商从反码值转变成补码值；若商为正，最低位不需要加1。当除尽时，如果除数为正，商的最低一位不要加1，若除数为负，最低位加1。3）余数的校正原则：若商为正，当余数与被除数异号时，将余数加上除数进行校正。若商为负，当余数与被除数异号时，将余数减去除数进行校正。注：除尽是指运算过程中任一步余数为0。3.5浮点的运算方法1.浮点加减运算1）“对阶”使两数阶码相等(对齐两数的小数点）2) 尾数的加/减运算3) 规格化操作4) 舍入5) 检查阶码是否溢出2.浮点数的乘除法运算1）乘法的步骤 阶码相加若阶码用移码表示

27、，应注意要减去一个偏移量2n .尾数相乘与定点小数乘法算法相同。尾数结果规格化舍入判溢出2）除法的步骤尾数调整保证MXMY阶码相减尾数相除舍入判溢出3.6 运算部件1.定点运算部件2.浮点运算部件 通常由阶码运算部件和尾数运算部件组成，其各自的结构与定点运算部件相似。但阶码部分仅执行加减法运算。其尾数部分则执行加减乘除运算，左规时有时需要左移多位。为加速移位过程，有的机器设置了可移动多位的电路。3.7数据校验码计算机系统中的数据，在读写、存取和传送的过程中可能产生错误。为减少和避免这类错误，一方面是精心设计各种电路，提高计算机硬件的可靠性；另一方面是在数据编码上找出路，即采用某种编码法，通过少

28、量的附加电路，使之能发现某些错误，甚至能确定出错位置，进而实现自动改错的能力。1.奇偶校验码1）奇偶校验码是一种开销最小，能发现数据代码中一位出错情况的编码，2）常用于存储器读写检查，或ASCII字符传送过程中的检查。3）编码方法：加一位校验位，使奇校验检验为奇数个1，偶校验为偶数个1。2.海明校验码1）特点：能检测出二位同时出错、亦能检测出一位出错并能自动纠错。2）实现原理：若海明码的最高位号为m，最低位号为1，即HmHm-1H2H1，则此海明码的编码规律通常是：校验位与数据位之和为m，每个校验位Pi在海明码中被分在位号2i-1的位置，其余各位为数据位，并按从低向高逐位依次排列的关系分配各数

29、据位。海明码的每一位码Hi(包括数据位和校验位本身)由多个校验位校验，其关系是被校验的每一位位号要等于校验它的各校验位的位号之和。这样安排的目的，是希望校验的结果能正确反映出出错位的位号。 3.循环冗余校验(CRC)码.1）特点：CRC码可以发现并纠正信息串行读写、存储或传送过程中连续出现的一位、多位错误2）用途：在磁介质存储器读写和计算机之间通信方面得到广泛应用。3）CRC码的编码方法可将待编码的k位有效信息位组表达为多项式M(x)：M(x)=Ck-1xk-1+Ck-2xk-2+Cixi+C1x+C0式中Ci为0或1。若将信息位组左移r位，则可表示为多项式M(x)xr。可以空出r位，以便拼接

30、r位校验位。CRC码是用多项式M(x)xr除以称为生成多项式G(x)(产生校验码的多项式)所得余数作为校验位的。为了得到r位余数(校验位)，G(x)必须是r+1位。 设所得余数表达为R(x)，商为Q(x)。将余数拼接在信息位组左移r位空出的r位上，就构成这个有效信息的CRC码。这个CRC码可用多项式表达为：M(x)xr+R(x)=Q(x)G(x)+R(x)+R(x)=Q(x)G(x)+R(x)+R(x)=Q(x)G(x)因此所得CRC码可被G(x)表示的数码除尽。4）CRC的译码与纠错原理:将收到的循环校验码用约定的生成多项式G(x)去除，如果码字无误则余数应为0，如有某一位出错，则余数不为0

31、，不同位数出错余数不同。纠错依据:余数与出错位的对应关系是不变的，只与码制和生成多项式有关。5）关于生成多项式三、重点、难点提示和教学手段重点：1. 加减法运算的溢出判断方式和定点数、浮点数的表示格式、表示范围等知识。2二进制乘法、除法运算的控制流程和控制逻辑框图。3浮点数加减运算的基本步骤。4数据校验的原理。难点：1. 二进制乘法、除法运算的控制流程和控制逻辑框图理。2. 海明校验、CRC校验的原理和基本方法。四、思考与练习1.设机器字长16位，阶码7位，其中阶符1位；尾数9位，其中数符1位（阶码底为2），若阶码和尾数均用补码表示，说明在尾数规格化和不规格化两种情况下，它所能表示的最大正数、

32、非零最小正数，绝对值最大的负数，绝对值最小的负数各是哪几个数？写出机器数，并给出十进制值。若阶码用移码，尾数仍用补码，上述各值有变化吗？若有变化请列出。2. 已知x0.1101，y0.0110，用原码一位乘法求(x*y)原 ？3. 已知x0.1101，y0.0110，用补码一位乘法求(x*y)补 ？4 X=-0.10110,Y=0.11111用加减交替法原码一位除计算X/Y的商及余数。5 X=0.10110,Y=0.11111用加减交替法补码一位除计算X/Y的商。6 X=-0.0100，Y=0.1000,用补码一位除，求X/Y的商。7.X补=0.10011，Y补=1.01101,用补码两位乘运

33、算，求乘积X*Y补。8 用原码两位乘方法求X*Y。已知X=0.1011,Y=0.1101。 9 设浮点数X，Y，阶码(补码形式)和尾数(原码形式)如下：X：阶码0001，尾数0.1010；Y：阶码1111，尾数0.1001。设基数为2。(1) 求X+Y(阶码运算用补码，尾数运算用补码)(2) 求X*Y(阶码运算用移码，尾数运算用原码一位乘)(3) 求X/Y(阶码运算用移码，尾数运算用原码加减交替法)10 如果采用偶校验，下述两个数据的校验位的值是什么?(1) 0101010 (2) 001101111 设有16个信息位， 如果采用海明校验， 至少需要设置多少个校验位?应放在哪些位置上? 12

34、设有8位有效信息，试为之编制海明校验线路。说明编码方法，并分析所选方案具有怎样的检错与纠错能力。若8位信息为01101101，海明码是何值?第4章 主存储器一、学习目的1.了解主存储器处于全机中心地位、主存储器分类、主存储器的主要技术指标、主存储器的基本操作。2.掌握、存储器的组成、读/写过程的时序和再生产生的原因和实现方法。3.掌握半导体存储器的组成与控制，了解多体交叉存储器的原理和编码方法。第四章计划8学时。二、课程内容4.1主存储器处于全机中心地位1.正在运行的程序和数据存放于存储器中。CPU直接从存储器取指令或存取数据。2.采用DMA技术或输入输出通道技术，在存储器和输入输出系统之间直

35、接传输数据。 3.多处理机系统采用共享存储器来存取和交换数据4.2 主存储器分类能用来作为存储器的器件和介质，除了其基本存储单元有两个稳定的物理状态来存储二进制信息以外，还必须满足一些技术上的要求。另外价格也是一个很重要的因素。主存储器的类型：(1)随机存储器(random access memory，简称RAM)(2)只读存储器(read|only memory,简称ROM)(3)可编程序的只读存储器(programmable ROM,简称PROM)(4)可擦除可编程序只读存储器(erasable PROM,简称EPROM)(5)可用电擦除的可编程只读存储器(electrically EPR

36、OM,简称E2PROM)4.3主存储器的主要技术指标主存储器的主要性能指标:主存容量、存储器存取时间和存储周期时间。1.存储容量：2.存取时间（存储器访问时间）(或读/写时间) 4.4主存储器的基本操作为了从存储器中取一个信息字，CPU必须指定存储器字地址，并进行“读”操作。CPU需要把信息字的地址送到AR，经地址总线送往主存储器。同时，CPU应用控制线(read)发一个“读”请求。此后，CPU等待从主存储器发来的回答信号，通知CPU“读”操作完成。主存储器通过ready线做出回答，若ready信号为“1”，说明存储字的内容已经读出，并放在数据总线上，送入DR。这时，“取”数操作完成。为了“存

37、”一个字到主存，CPU先将信息字在主存中的地址经AR送地址总线，并将信息字送DR。同时，发出“写”命令。此后，CPU等待写操作完成信号。主存储器从数据总线接收到信息字并按地址总线指定的地址存储，然后经ready控制线发回存储器操作完成信号。这时，“存”数操作完成。4.5读/写存储器(随机存储器(RAM)1. 静态存储器(SRAM)1）读操作2）写操作3)开关特性读周期的参数写周期的参数2.动态存储器(DRAM)1)存储单元和存储器原理2)再生DRAM是通过把电荷充积到MOS管的栅极电容或专门的MOS电容中去来实现信息存储的。但是由于电容漏电阻的存在，随着时间的增加，其电荷会逐渐漏掉，从而使存储

38、的信息丢失。为了保证存储信息不遭破坏，必须在电荷漏掉以前就进行充电，以恢复原来的电荷。把这一充电过程称为再生，或称为刷新。对于DRAM，再生一般应在小于或等于2ms的时间内进行一次。SRAM则不同，由于SRAM是以双稳态电路为存储单元的，因此它不需要再生。3.时序图工作方式：1)读工作方式2)写工作方式3)读改写工作方式4)页面工作方式5)再生工作方式4.DRAM与SRAM的比较 DRAM的优点:1)每片存储容量较大；引脚数少。2)价格比较便宜。3)所需功率大约只有SRAM的16。DRAM作为计算机主存储器的主要元件得到了广泛的应用.DRAM的缺点:1)速度比SRAM要低。2)DRAM需要再生

39、，这不仅浪费了宝贵的时间，还需要有配套的再生电路，它也要用去一部分功率。SRAM一般用作容量不大的高速存储器。4.6 非易失性半导体存储器易失性存储器(DRAM和SRAM):当掉电时，所存储的内容立即消失。非易失性半导体存储器:即使停电，所存储的内容也不会丢失。1只读存储器(ROM)2可编程序的只读存储器(PROM)3可擦可编程序的只读存储器(EPROM)4可电擦可编程序只读存储器(E2PROM)5快擦除读写存储器(Flash Memory)4.8 多体交叉存储器三、重点、难点提示和教学手段重点：1.静、动态存储元的读/写原理，再生产生的原因和实现方法。2.存储器的字扩展、位扩展方式，存储器组

40、成与控制。难点：1.静、动态存储元的读/写原理。2.存储器组成与控制。四、思考与练习1.有一个512K16的存储器，由64K1的2164RAM芯片构成(芯片内是4个128128结构)。(1) 总共需要多少个RAM芯片?(2) 采用分散刷新方式，如单元刷新间隔不超过2ms，则刷新信号的周期是多少?(3) 如采用集中刷新方式，设读/写周期T=0.1s，存储器刷新一遍最少用多少时间?2. 某机器中，已知道有一个地址空间为0000H1FFFH的ROM区域，现在再用RAM芯片(8K4)形成一个16K8的RAM区域，起始地址为2000H，假设RAM芯片有CS和WE信号控制端。CPU地址总线为A15A0，数

41、据总线为D7D0，控制信号为R/ (读/写)，MREQ(当存储器进行读或写操作时，该信号指示地址总线上的地址是有效的)。要求画出逻辑图。 第5章 指令系统一、学习目的1. 了解指令格式、数据表示。2. 掌握不同寻址方式（编址方式）中部件之间的动作关系，可能的时间分配。3. 了解指令类型、指令系统的兼容性和精简指令系统计算机（RISC）、复杂指令系统计算机（CISC）的有关概念、特性等。第五章计划6学时。二、课程内容5.1 指令系统的发展5.2 指令格式计算机的指令格式与机器的字长、存储器的容量及指令的功能都有很大的关系。设计指令格式的要求:(1)使指令能给出足够的信息(2)其长度又尽可能地与机

42、器的字长相匹配，以便节省存储空间，缩短取指时间，提高机器的性能。1.指令格式1）四地址指令2）三地址指令3）二地址指令4）一地址指令5）零地址指令2.指令操作码的扩展技术3.指令长度与字长的关系5.3 数据表示1.操作数的类型逻辑(布尔)数、定点数(整数)、浮点数(实数)、十进制数、字符串、数组等2.操作数的存储方式3.数据对齐方式5.4 寻址方式（编址方式）存放操作数的部件:ALU的某个寄存器、存储器、指令 程序的指令代码:一般在存储器中 寻址方式：根据指令中给出的地址码字段寻找真实的操作数以及下一条要执行的指令地址的方式。1直接寻址操作数的地址直接在指令中给出，操作数在存储器中2寄存器寻址

43、操作数在寄存器中，寄存器号在指令中给出。3基址寻址在计算机中设置一个专用的基址寄存器，或由指令指定一个通用寄存器为基址寄存器，操作数的地址由基址寄存器的内容和指令的地址码A相加得到，地址码A通常被称为位移量(disp)，也可用其他方法获得位移量。注1：基址寻址主要用以解决程序在存储器中的定位（逻辑地址 物理地址）和扩大寻址空间（基址位移量）等问题。注2：通常基址寄存器中的值只能由系统程序设定，由特权指令执行，而不能被一般用户指令所修改，因此确保了系统的安全性。4变址寻址指令地址码部分给出的地址A和指定的变址寄存器X的内容通过加法器相加，所得的和作为地址从存储器中读出所需的操作数。这是几乎所有计

44、算机都采用的一种寻址方式，当计算机中还有基址寄存器时，那么在计算有效地址时还要加上基址寄存器的内容。5间接寻址根据指令的地址码所取出的内容是操作数的地址或指令的地址，这种方式称为间接寻址或间址。根据地址码取出的是寄存器地址还是存储器地址，间接寻址又可分为寄存器间接寻址和存储器间接寻址两种方式。间接寻址有一次间址和多次间址两种情况。 对于存储器一次间址情况，需访问两次存储器才能取得数据，第一次从存储器读出操作数地址，第二次读出操作数。6相对寻址把程序计数器PC的内容(即当前执行指令的地址)与指令的地址码部分给出的位移量(disp)之和作为操作数的地址或转移地址，称为相对寻址。主要用于转移指令，执

45、行本条指令后，将转移到(PC)+disp，(PC)为程序计数器的内容。7立即数所需的操作数由指令的地址码部分直接给出，就称为立即数(或直接数)寻址方式。 这种方式的特点是取指时，操作码和一个操作数同时被取出，不必再次访问存储器，提高了指令的执行速度，但不能修改，通常用于寄存器或存储单元赋初值或提供一个常数等。5.5 指令类型 指令系统决定了计算机的基本功能，因此指令系统的设计是计算机系统设计中的一个核心问题。1算术逻辑运算指令2移位操作指令3浮点运算指令4十进制运算指令5字符串处理指令6数据传送指令7转移类指令8堆栈及堆栈操作指令9输入输出(IO)指令10特权指令11其他指令(1)向量指令(2

46、)多处理机指令(3)控制指令包括等待指令、停机指令、空操作指令、开中断、关中断、置条件码指令等。 三、重点、难点提示和教学手段重点：不同寻址方式（编址方式）中部件之间的动作关系，可能的时间分配。四、思考与练习1 某指令系统指令长16位，每个操作数的地址码长6位，指令分为无操作数、单操作数和双操作数三类。若双操作数指令有K条，无操作数指令有L条，问单操作数指令最多可能有多少条?2 基址寄存器的内容为2000H(H表示十六进制)，变址寄存器内容为03A0H，指令的地址码部分是3FH，当前正在执行的指令所在地址为2B00H，请求出变址编址(考虑基址)和相对编址两种情况的访存有效地址(即实际地址)。3

47、 接上题(1) 设变址编址用于取数指令，相对编址用于转移指令，存储器内存放的内容如下： 地址内容003FH2300H2000H2400H203FH2500H233FH2600H23A0H2700H23DFH2800H2B00H063FH请写出从存储器中所取的数据以及转移地址。(2) 若采取直接编址，请写出从存储器取出的数据。4 在下面有关寻址方式的叙述中，选择正确答案填入( )内。根据操作数所在位置，指出其寻址方式：操作数在寄存器中，为(A)寻址方式；操作数地址在寄存器中称为(B)寻址方式；操作数在指令中，称为(C)寻址方式；操作数地址(主存)在指令中，为(D)寻址方式。操作数的地址，为某一寄

48、存器中的内容与位移量之和则可以是(E)、(F)、(G)寻址方式。供选择的答案：A、B、C、D、E、F、G： 直接 寄存器 寄存器间接 基址 变址 相对 堆栈 立即数 第6章 中央处理部件CPU一、学习目的1. 了解计算机的硬件系统、分析计算机的加电及控制过程。2. 掌握控制器的组成的主要部件，并能分析各主要部件的功能和相互关系。3. 掌握微程序控制计算机的基本工作原理，微程序设计技术。4. 分析硬布线控制的计算机的工作原理、时序分配方法。5. 了解控制器的控制方式、流水线工作原理。第六章计划14学时。二、课程内容6.1 计算机的硬件系统1 Intel 80386微机系统2 Intel 8038

49、6结构及外部连线80386包括：1）指令部件：完成取指及指令译码功能并产生控制信号；2）执行部件：包括ALU、乘法部件、寄存器等；3）存储管理部件：用来确定存储器地址。6.2 控制器的组成1.控制器的功能1）取指令2）分析指令3）执行指令4）控制程序和数据的输入与结果输出5）对异常情况和某些请求的处理2.控制器的组成1）程序计数器(PC)2）指令寄存器（IR）3）指令译码器或操作码译码器4）脉冲源及启停线路5）时序控制信号形成部件3.指令执行过程1） 组成控制器的基本电路2）指令执行过程举例 一条加法指令的执行过程:(时序图)条件转移指令的执行过程6.3 微程序控制计算机的基本工作原理1.微程

50、序控制的基本概念在计算机中，一条指令的功能是通过按一定次序执行一系列基本操作完成的，这些基本操作称为微操作。微指令：在微程序控制的计算机中，将由同时发出的控制信号所执行的一组微操作称为微指令，所以微指令就是把同时发出的控制信号的有关信息汇集起来而形成的。将一条指令分成若干条微指令，按次序执行这些微指令，就可以实现指令的功能。组成微指令的微操作，又称微命令。微程序：计算机的程序由指令序列构成，而计算机每条指令的功能均由微指令序列解释完成，这些微指令序列的集合就叫做微程序。控制存储器：微程序是存放在存储器中的，由于该存储器主要存放控制命令(信号)与下一条执行的微指令地址(简称为下址)，所以被叫做控

51、制存储器。一般计算机指令系统是固定的，所以实现指令系统的微程序也是固定的，于是控制存储器可以用只读存储器实现。执行一条指令实际上就是执行一段存放在控制存储器中的微程序。2.实现微程序控制的基本原理1）控制信号2）微程序控制器3）时序信号及工作脉冲的形成4）电路配合中的常见问题电路延迟引起的波形畸变机器周期的确定时钟脉冲CLK和工作脉冲CP的标准性5）微程序控制计算机的工作过程简单的总结机器加电后，首先由reset信号在PC内置入开机后执行的第一条指令的地址，同时在微指令寄存器内置入一条“取指”微指令，并将其他一些有关的状态位或寄存器置于初始状态。当电压达到稳定值后，自动启动机器工作，产生节拍电

52、位T1，T2和CP。机器开始执行程序，不断地取出指令、分析指令、执行指令。程序可以存放在固定存储器中，也可以利用一小段引导程序(在固存中)将要执行的程序和数据从外部设备调入主存。6.4 微程序设计技术在实际进行微程序设计时，要考虑下面三个问题： (1)如何缩短微指令字长； (2)如何减少微程序长度； (3)如何提高微程序的执行速度。1.微指令的编译法(编码译码方法)1）直接控制法2）字段直接编译法3）字段间接编译法4）常数源字段E5）其他2.微程序流的控制现行微指令:当前正在执行的微指令。现行微地址:现行微指令所在的控制存储器单元的地址。后继微指令：下一条要执行的微指令。后继微地址：后继微指令

53、所在的控制存储器单元地址。微程序控制：当前微指令执行完毕后，产生后继微指令的微地址的方法。产生后继微指令地址的几种方法1)以增量方式产生后继微地址A）微程序入口：首条微指令，由专门硬件电路产生，控制实现取指操作；B）顺序执行：后继微地址现行微地址（在微程序计数器中）1C）转移地址：后继微地址现行微地址转移条件译码（相对转移量）D）由操作码产生后继地址2) 增量与下址字段结合产生后继微地址3) 多路转移方式4) 微中断3.微指令格式1）水平型微指令特点:在一条微指令中定义并执行多个并行操作微命令。在实际应用中，直接控制法、字段编译法(直接、间接编译法)经常应用在同一条水平型微指令中。从速度来看，

54、直接控制法最快，字段编译法要经过译码，所以会增加一些延迟时间。2）垂直型微指令在微指令中设置有微操作码字段，采用微操作码编译法，由微操作码规定微指令的功能，称为垂直型微指令。特点：不强调实现微指令的并行控制功能，通常一条微指令只要求能控制实现一二种操作。这种微指令格式与指令相似:每条指令有一个操作码；每条微指令有一个微操作码。3）水平型微指令与垂直型微指令的比较并行性、效率和灵活性：水平好，垂直差。指令执行时间：水平短，垂直长。水平：微指令字长，微程序短。垂直：微指令字短，微程序长。用户使用：水平难，垂直易。4.微程序控制存储器和动态微程序设计1）微程序控制存储器存储介质类型：RAM、ROM、

55、EPROM等。2）动态微程序设计能够根据用户的要求来改变微程序的设计称动态微程序设计。 用于动态微程序设计的控制存储器称为可写控制存储器(WCS)或用户控制存储器(UCS)。3）控制存储器的操作串行方式并行方式4）毫微程序设计的基本概念5. 微程序设计语言6.5 硬布线控制的计算机1.时序与节拍一条指令的实现可分成:取指、计算地址、取数及执行等几个步骤。在微程序控制方式中，每一步由一条微指令实现，而硬布线控制方式则由指令的操作码直接控制并产生实现上述各步骤所需的控制信号。一条指令的每一步由一个机器周期实现的方法有两种：法1. 两位计数器的译码输出产生的四个状态来表示当前所处的机器周期。法2.用

56、四位触发器来分别表示四个周期，当机器处于某一周期时，相应的触发器处于“1”状态，而其余三个触发器则处于“0”状态，四位移位寄存器即可实现此功能。注：1）实际机器指令有几十到几百条，一般根据指令功能列出每条指令的机器周期变化规律，最后归纳出几种情况，将情况相同的指令归为一类，然后列出表达式，画出逻辑图。2）延长某个机器周期时间的方法：封锁CP（简单）；控制计数器输入（复杂）。3）计数器译码器输出可能会产生毛刺，可通过改变触发器状态的顺序加以改善（此时真值表、表达式、逻辑图要作相应的修改）。2.操作控制信号的产生1）操作码译码器2）操作控制信号的产生3.控制器的组成1）程序计数器和中断控制逻辑2）

57、译码器3）硬布线逻辑的实现途径4.硬布线控制逻辑设计中的若干问题设计步骤1）指令操作码的代码分配 主要目标：简化控制部分的电路，减少延迟时间。主要难点：CISC不定长操作码的译码困难；为后续升级系统预留指令位置困难。2）确定机器周期、节拍与主频保证大部分指令在一个周期内完成，部分指令通过如“ready”信号等方式来增加机器周期来完成。 3）根据指令功能，确定每一条指令所需的机器周期数以及每一周期所完成的操作4）综合所有指令的每一个操作命令(写出逻辑表达式，并化简之)5.硬布线控制与微程序控制的比较1）实现微程序控制通过控制存储器内的代码来实现，调试、修改方便；硬布线控制通过组合电路实现，调试、

58、修改复杂。2）性能微程序控制速度较慢； 硬布线控制速度很快，主要用于高速和RISC机器中。6.6 控制器的控制方式1. 同步控制方式2. 异步控制方式3. 联合控制方式4.人工控制方式6.7 流水线工作原理1流水线基本工作原理2数据相关对流水线的影响3程序转移对流水线的影响1）遇到转移指令时，下条指令不再预取（流水）。2)用猜测法选定分支中的一个，继续流水。若猜测正确，流水线继续执行；若不正确，返回分支点。3）中断处理方法：不精确断点法，将中断发生时已入流水线的指令继续执行完后再进入中断处理子程序。精确断点法，即刻进入中断处理子程序。三、重点、难点提示和教学手段重点：1. 控制器的组成的主要部

59、件，并能分析各主要部件的功能和相互关系。2微程序控制计算机的基本工作原理，微程序设计技术。3硬布线控制的计算机的工作原理、时序分配方法。4典型的CPU工作过程的分析。难点：1微程序控制计算机的基本工作原理，微程序设计技术。2硬布线控制的计算机的工作原理、时序分配方法。四、思考与练习1. CPU结构如图所示，其中有一个累加寄存器AC、一个状态条件寄存器和其他四个寄存器，各部分之间的连线表示数据通路，箭头表示信息传送方向。要求：(1) 标明图中a,b,c,d四个寄存器的名称。(2) 简述指令从主存取到控制器的数据通路。(3) 简述数据在运算器和主存之间进行存/取访问的数据通路。2. 设某计算机运算控制器逻辑图如图6.8，控制信号意义见表6.1，指令格式和微指令格式如下：指令格式 操作码rs,rd,rs1imm或disp微指令格式 122324