数字电子技术基础 时序逻辑电路时序逻辑电路的设计方法PPT课件

《数字电子技术基础 时序逻辑电路时序逻辑电路的设计方法PPT课件》由会员分享，可在线阅读，更多相关《数字电子技术基础 时序逻辑电路时序逻辑电路的设计方法PPT课件（34页珍藏版）》请在装配图网上搜索。

1、三 状态分配状态分配也叫状态编码a.确定触发器的数目；b.确定电路的状态数,应满足2n1M2n;c.进行状态编码，即将电路的状态和触发器状态组合对应起来。四 选定触发器的类型，求出电路的状态方程、驱动方程和输出方程a. 选定触发器的类型；b. 由状态转换图（或状态转换表）和选定的状态编码、触发器的类型，写出电路的状态方程、驱动方程和输出方程。五 根据得到的方程式画出逻辑图六 检查设计的电路能否自启动 若电路不能自启动，则应采取下面措施：a. 通过预置数将电路状态置成有效循环状态中；b. 通过修改逻辑设计加以解决。第1页/共34页同步时序逻辑电路设计过程框图如图5.4.1所示。时序逻辑问题逻辑抽

2、象状态转换图（表）状态化简最简状态转换图（表）电路方程式选定触发器的类型逻辑电路图检查能否自启动图5.4.1 同步时序逻辑电路设计过程框图例5.4.1 试设计一个带有进位输出端的十三进制计数器。解： 由于电路没有输入变量，故属于穆尔型同步时序电路。设进位输出信号为C，有进位输出为C1,无进位输出时C0。根据题意，M13,其状态转换图可示意为图5.4.2所示。第2页/共34页由于M13,故应取n=4，取其中的13个状态，不能再简化。按十进制数取00001100十三个状态S0S1S2S3S4S5S6S7S8S9S10S11S12/0/0/0/0/0/0/0/0/0/0/0/0/1图5.4.2 例5

3、.4.1的状态转换示意图其状态表为0状态变化顺序12345678910113Q2Q1Q0Q000000010100001100101010011011010001011001011011进位输出等效十进制数C状态编码0000000000001110012S0S1S2S3S4S5S6S7S8S9S10S11S12S0000000第3页/共34页其各输出次态的卡诺图如下nQ0nQ1000110110nQ2nQ30CQQQQnnnn/101112130111010001/00010/00100/0 0011/00101/00110/01000/00111/01001/00000/11010/0110

4、0/0 / / /1011/0各输出端的卡诺图如下nQ3nQ2nQ1nQ000 01 11 100001111013nQ0000001011101nQ3nQ2nQ1nQ000 01111000011110001010010101012nQnQ3nQ2nQ1nQ000 01111000011110010100011011011nQnQ3nQ2nQ1nQ000 01111000011110100110100011010nQnQ3nQ2nQ1nQ000 011110000111100000010000000C第4页/共34页则可写出电路的状态方程和输出方程为230203100101110120231

5、23120122313QQCQQQQQQQQQQQQQQQQQQQQQQQQQQnnnn若选用JK触发器，则由于其特性方程为nnnQKQJQ1故应把上述状态方程化为JK触发器特性方程的标准形式，即第5页/共34页则可得出各触发器的驱动方程为012313002302031010100101113013210012023123123230123301223131)(QQQQQQQQQQQQQQQQQQQQQQQQQQQQQQQQQQQQQQQQQQQQQQQQQQQQQQnnnnn中删去了约束项注：在1023001010132012230123KQQJQKQJQQQKQQJQKQQQJ第6页/共3

6、4页由驱动方程可画出十三进制计数器的逻辑电路，如图5.4.2所示1JC11KQQ11JC11KQQ1JC11KQQ1JC11KQQ1CQ0Q1Q2Q3FF1FF0FF2FF3CP图5.4.2 十三进制同步计数器的逻辑电路第7页/共34页最后，检查能否自启动，其状态转换图如下000000010010001101000101011101101000100111111110Q3Q2Q1Q0/C/0/1/0/0/0/0/0/0/0/0/0/11011110110101100/1/1/0/0故电路可以自启动。第8页/共34页例5.4.2 设计一个串行数据检测器。对它的要求是：连续输入3个或3个以上的1时

7、输出为1,其它情况下输出为0.解：设输入数据为输入变量，用X表示；检测结果为输出变量，用Y表示，其状态转换表为0S01S0/0S1/0XYSn/1nSS1S2S3S0/0S2/0S0/0 S0/0S3/1S3/1其中S0为没有1输入的以前状态，S1为输入一个1以后的状态，S2为输入两个1以后的状态，S3为连续输入3个或3个以上1的状态。由状态表可以看出，S2和S3为等价状态，可以合并成一个。第9页/共34页其化简后状态图为由于电路的状态为3个，故M3,应取触发器的数目为n2.取00、01和10分别对应S0、S1和S3,若选定的触发器为JK触发器，则其输出端的卡诺图为000100/001/0X0

8、1111000/010/000/010/1nnQQ01/ / YQQnn/2011分开的卡诺图为nQ1nQ000 01111001000011Xn+1Q1nQ1nQ000 01111001000100XnQ1nQ000 0111100001000001Xn+1Q0YS0S1S20/01/01/00/00/0X/Y1/1第10页/共34页化简后电路的状态方程为001110110111QQQXQQXQXQQXQQonn可得驱动方程为1010101KQXJXKXQJ输出方程为1XQY 其对应的逻辑电路如图5.4.3所示1JC11KQQ1JC11KQQ1CPXY图5.4.3 例5.4.2的逻辑电路第1

9、1页/共34页其状态转换图为0001100/01/01/00/00/0X/Y1/1110/01/101QQ由状态转换图可知，此电路可以自启动。由于电路有输入信号，故为米利型时序逻辑电路。例5.4.3 设计一个自动售货饮料机的逻辑电路。它的投币口每次只能投入一枚五角或一元的硬币。投入一元五角钱硬币后机器自动给出一杯饮料；投入两元（两枚一元）硬币后，在给出饮料的同时找回一枚五角的硬币。解：设投币信号为输入变量A和B，投入一枚一元硬币时为A1.否则为A0;投入一枚五角硬币时为B1,否则为B0；输出为Y和Z，给出饮料为Y1,否则为Y0;找回一枚五角硬币时为Z1,否则为Z0.第12页/共34页则其状态转

10、换表为设S0为未投币电路的初始状态，S1为投入五角硬币后的状态，S2为投入一元硬币（包括一枚一元硬币和两枚五角硬币）后的状态。00S0/00S1/00011110S0/00S2/00/S0/00S0/10ABYZSn/1iS0S1S2S/S2/00S0/10S0/11对应的状态转换图为S0S1S200/0001/0001/0001/10或10/1110/10AB/XY00/0000/0010/00注：由于实际中不可能同时投入一枚一元硬币和五角硬币，故AB11的情况不出现，做约束项处理。第13页/共34页设S0、S1和S2分别用00、01和10表示，则取触发器的位数为M3则电路的次态/输出的卡诺

11、图为nQ0nQ10001101100YZQQnn/101101110100/0001/0010/0001/0010/0000/0010/0000/1000/11AB / / / / / / /分解成触发器输出状态和输出端的卡诺图为nQ1nQ000 0111100001111000101100011nQABnQ1nQ000 0111100001111001010000010nQABnQ1nQ000 01111000011110000000111YABnQ1nQ000 01111000011110000000010ZAB第14页/共34页若选用D触发器，则电路的状态方程为BQQBAQQAQQBQB

12、AQQnn01010010111驱动方程为BQQBAQQDAQQBQBAQQDnn0101000101111输出方程为AQZAQAQBQY1011根据驱动方程和输出方程可画出实现的逻辑电路，如书286图5.4.17所示.第15页/共34页电路的状态转换图为00011000/0001/0001/0001/10或10/1110/10AB/XY00/0000/0010/001100/0001/1010/1101QQ注：当电路进入到无效状态11时，不能自动进入有效循环，故此电路不能自启动。另外对于AB01或AB10虽然能进入到有效循环中，但收费结果是错的。故电路应加入异步置零端 将电路置为00状态。D

13、R第16页/共34页* 5.4.2 时序逻辑电路的自启动设计 前一节的时序电路设计中，电路的自启动检查是在最后一步进行的，如果不能自启动，还要返回来从新修改设计。如果在设计过程中能够考虑自启动的问题，就可以省略检查自启动这一步骤了。例5.4.4 设计一七进制计数器，要求它能够自启动。已知该计数器的状态转换图及状态编码如图5.4.4所示。001100010101110111011/0/0/0/0/0/0/1321QQQ/C5.4.4 例5.4.4的状态转换图解：由所给的状态图得出电路次态的卡诺图为nQ10001111001101100001010011nnQQ32111110n+1Q1n+1Q2

14、n+1Q3第17页/共34页各个输出端的卡诺图为nQ100 011110010110110n+1Q100 011110010001111nQ100 01111000011010011nQ2nQ3n+1Q2n+1Q3nQ1nQ2nQ3nQ3nQ2则输出端的状态方程为21311232323211QQQQQQQQQQQnnn由于进位信号是在011状态译出，故输出方程为321QQQC 第18页/共34页注意： 在上述合并1中，如果将项圈入，则当作1处理；否则作0处理。这就是无形中给无效状态（）指定了次态。如果想电路自启动，必须是无效状态的次态应改为有效状态。 前面所得的电路状态方程都是没包含，也就是将

15、它取成000,仍是无效状态，电路则不会自启动。如果将取成有效状态则电路就会自启动。若修改Q2n1的卡诺图如下00 011110010001111n+1Q2nQ1nQ2nQ3那么电路的状态方程改为2133211232323211QQQQQQQQQQQQQnnn 若由JK触发器构成，则应将上述状态方程改写成JK触发器特性方程的标准形式，即第19页/共34页则驱动方程为323233213212313222132112132132113232323211)()()()(QQQQQQQQQQQQQQQQQQQQQQQQQQQQQQQQQQQQQQQnnn23231231312321321QKQJQKQQ

16、QQJQQKQQJ 根据驱动方程和输出方程可画出七进制计数器的逻辑电路如图5.4.5所示。第20页/共34页它的状态转换图为1JC11KQQ1JC11KQQ1JC11KQQ=11CCP图5.4.5 例5.4.4的逻辑电路图001100010101110111011/0/0/0/0/0/0/1321QQQ/C000/0故电路可以自启动。注：修改输出端逻辑式时，也可以修改其它两端，这视得到的状态方程最简而定。第21页/共34页例5.4.5 设计一个能自启动的3位环形计数器。要求它的有效循环状态为100010 001 100.注意：在无效状态不止一个的情况下，为保证电路能够自启动，必须使每个无效状态

17、都能直接或间接地转为某一有效状态。解：根据题目要求可得电路的状态转换图和电路次态的卡诺图为010100001nQ10001111001100010 nnQQ32n+1Q1n+1Q2n+1Q3 001状态转换图次态卡诺图分解卡诺图，得出各输出端的卡诺图为第22页/共34页则最简的电路状态方程为nQ100 01111001100n+1Q1nQ100 0111100001010nQ2nQ3n+1Q3nQ3nQ200 01111001001n+1Q2nQ1nQ2nQ3213112311QQQQQQnnn按照上式得到的状态转换图为010100001000110011101111显然按照上面的状态方程设计

18、的电路是不能自启动的。第23页/共34页由下面的状态表可以看出nQ100 01111001100n+1Q1nQ100 0111100001010nQ2nQ3n+1Q3nQ3nQ200 01111001001n+1Q2nQ1nQ2nQ3在化简状态方程的同时，每个无效的次态已经确定了，其卡诺图变成：nQ10001111001100010nnQQ32n+1Q1n+1Q2n+1Q3001000101110111011第24页/共34页应该修改状态方程，以实现自启动 为了保持移位寄存器内部结构不变，应只修改第一位触发器的输入，故通过修改每个无效的Q1的次态，使它们的次态进入到有效状态。Q1n1的卡诺图修

19、改为nQ100 01111001100n+1Q1nQ2nQ3则电路的次态的卡诺图变为nQ10001111001100010nnQQ32n+1Q1n+1Q2n+1Q3001100001010011011第25页/共34页修改后电路的状态方程为2131122111QQQQQQQnnn若用D触发器实现这个计数器，其驱动方程为213311222121111QQDQQDQQQQQDnnn根据上式画出的逻辑电路如图5.4.6所示1DC1QQ1DC1QQ1DC1QQCP图5.4.6 例5.4.5的逻辑图1Q1Q2Q3第26页/共34页*5.4.3异步时序逻辑电路的设计方法 由于异步时序电路中的触发器不是同时

20、动作的，所以在设计异步时序电路时除了需要完成设计同步时序电路所需步骤外，还要为每个触发器选定合适的时钟信号。例5.4.6 试设计一个8421编码的异步十进制减法计数器，并要求所设计的电路能自启动。解： 根据题意8421编码地异步十进制减法计数器的状态转换表及状态转换图为电路状态等效十进制数借位输出3Q2Q1Q0QB00000001320040501000060070000800190001001计数脉冲顺序01234567891010110000101111011111000000000100110000111011001010011010000100001Q3Q2Q1Q0/B/0/0/0/0

21、/0/0/0/0/0/1S0S9S8S7S6S5S4S3S2S1第27页/共34页由于对应十个状态是必不可少的，因此不需进行化简。 若选定触发器的类型为JK触发器，则需选定各个触发器的时钟信号。为触发器挑选时钟信号的原则为：1.触发器的状态应该翻转时必须有时钟信号发生（上升沿或下降沿）；2.触发器的状态不应翻转时，“多余的”时钟信号越少越好，有利于触发器状态方程和驱动方程的化简。由状态转换图画出电路的时序图为tCP00Q0Q30Q1Q200tttt0tB由时序图可得，第一个触发器FF1的时钟是和计数脉冲CP相联；第二个触发器实在Q0上升沿翻转，故对于下降沿翻转的JK触发器，其时钟CP1应接在

22、；同理第三个触发器的CP2应接在 ；第四个触发器应与 相接。0Q1Q0Q第28页/共34页为了得到电路的状态方程，应做出电路次态的卡诺图。由状态转换表可得nQ0nQ1000110110nQ2nQ300111011001000000100001001101000110010101111000 / / / / / /10111213nnnnQQQQ分解成各输出端次态卡诺图为nQ3nQ2nQ1nQ000 01 1110000111100112nQnQ3nQ2nQ1nQ000 011110000111101000013nQnQ3nQ2nQ1nQ000 01 1110000111100011011nQn

23、Q3nQ2nQ1nQ000 01 1110000111101111110nQ00000第29页/共34页则由各输出端次态的卡诺图可得出电路的状态方程为注：在上面各次态的卡诺图中，把没有时钟信号(下降沿）的次态也作为任意项处理，以便于化简。00101123112212312313)(cpQQcpQQQQcpQQcpQQQQnnnn沿，状态方程有效。说明此脉冲信号有下降，个脉冲信号。当不是逻辑变量，只表示和、注：143210icpcpcpcpcp将电路的状态方程化成JK触发器的标准形式，即第30页/共34页故可写出电路的驱动方程为项。故在其方程中删去这一的情况，时不会出现中，由于电路正常工作注：在

24、1)11 ()1(1)()()11 ()1(13110000101112311123112113112221233131213QQQQQcpQQcpQQQQcpQQQQcpQQQQQQcpQQQcpQQQQQnnnnn1111001231223123KJKQQJKJKQQJ第31页/共34页根据状态表可写出借位输出方程为0123QQQQB 根据电路的驱动方程和输出方程可画出十进制异步计数器的逻辑电路如图5.4.7所示1JC11KQQ1JC11KQQ1JC11KQQ1JC11KQQCPocp1cp2cp3cpB0Q1Q2Q3Q图5.4.7 异步十进制减法计数器的逻辑电路其最终的电路状态转换图为第32页/共34页由状态转换图可知此电路是可以自启动的。0000100110000111011001010011010000100001Q3Q2Q1Q0/B/0/0/0/0/0/0/0/0/0/110111010/0/0/011011100/0/0/011111110第33页/共34页感谢您的观看！第34页/共34页