BJT逻辑门电路

《BJT逻辑门电路》由会员分享，可在线阅读，更多相关《BJT逻辑门电路（22页珍藏版）》请在装配图网上搜索。

1、逻辑门电路为了正确而有效地使用集成逻辑门电路,还必须对组件内部电路特别是对它的外部特性有所了解.本章将揭开黑匣的奥秘,讲述几种通用的集成逻辑门电路,如BJT-BJT逻辑门电路TTL、射极耦合逻辑门电路ECL和金属-氧化物-半导体互补对称逻辑门电路CMOS.在学习上述各种电路的逻辑功能和特性前首先必须熟悉开关器件的开关特性,这是门电路的工作基础.但在分析门电路时,将着重它们的逻辑功能和外特性,对其内部电路,只作一般介绍.第一节二极管的开关特性一般而言,开关器件具有两种工作状态：第一种状态被称为接通,此时器件的阻抗很小,相当于短路；第二种状态是断开,此时器件的阻抗很大,相当于开路.在数字系统中,晶

2、体管基本上工作于开关状态.对开关特性的研究,就是具体分析晶体管在导通和截止之间的转换问题.晶体管的开关速度可以很快,可达每秒百万次数量级,即开关转换在微秒甚至纳秒级的时间内完成.二极管的开关特性表现在正向导通与反向截止这样两种不同状态之间的转换过程.二极管从反向截止到正向导通与从正向导通到反向截止相比所需的时间很短,一般可以忽略不计,因此下面着重讨论二极管从正向导通到反向截止的转换过程. 一、二极管从正向导通到截止有一个反向恢复过程在上图所示的硅二极管电路中加入一个如下图所示的输入电压.在0t1时间内,输入为+VF,二极管导通,电路中有电流流通.设VD为二极管正向压降硅管为0.7V左右,当VF

3、远大于VD时,VD可略去不计,则在t1时,V1突然从+VF变为-VR.在理想情况下 ,二极管将立刻转为截止,电路中应只有很小的反向电流.但实际情况是,二极管并不立刻截止,而是先由正向的IF变到一个很大的反向电流IR=VRRL,这个电流维持一段时间tS后才开始逐渐下降,再经过tt后 ,下降到一个很小的数值0.1IR,这时二极管才进人反向截止状态,如下图所示.通常把二极管从正向导通转为反向截止所经过的转换过程称为反向恢复过程.其中tS称为存储时间,tt称为渡越时间,tre=ts+tt称为反向恢复时间.由于反向恢复时间的存在,使二极管的开关速度受到限制.二、产生反向恢复过程的原因电荷存储效应产生上述

4、现象的原因是由于二极管外加正向电压VF时,载流子不断扩散而存储的结果.当外加正向电压时区空穴向区扩散,区电子向区扩散,这样,不仅使势垒区耗尽区变窄,而且使载流子有相当数量的存储,在区内存储了电子,而在区内存储了空穴,它们都是非平衡少数载流于,如下图所示.空穴由区扩散到区后,并不是立即与区中的电子复合而消失,而是在一定的路程LP扩散长度内,一方面继续扩散,一方面与电子复合消失,这样就会在LP范围内存储一定数量的空穴,并建立起一定空穴浓度分布,靠近结边缘的浓度最大,离结越远,浓度越小.正向电流越大,存储的空穴数目越多,浓度分布的梯度也越大.电子扩散到区的情况也类似,下图为二极管中存储电荷的分布.我

5、们把正向导通时,非平衡少数载流子积累的现象叫做电荷存储效应.当输入电压突然由+VF变为-VR时区存储的电子和区存储的空穴不会马上消失,但它们将通过下列两个途径逐渐减少： 在反向电场作用下,区电子被拉回区,区空穴被拉回区,形成反向漂移电流IR,如下图所示； 与多数载流子复合.在这些存储电荷消失之前,结仍处于正向偏置,即势垒区仍然很窄,结的电阻仍很小,与RL相比可以忽略,所以此时反向电流IR=VRVD/RL.VD表示结两端的正向压降,一般 VRVD,即 IRVRRL.在这段期间,IR基本上保持不变,主要由VR和RL所决定.经过时间ts后区和区所存储的电荷已显著减小,势垒区逐渐变宽,反向电流IR逐渐

6、减小到正常反向饱和电流的数值,经过时间tt,二极管转为截止.由上可知,二极管在开关转换过程中出现的反向恢复过程,实质上由于电荷存储效应引起的,反向恢复时间就是存储电荷消失所需要的时间.三、二极管的开通时间二极管从截止转为正向导通所需的时间称为开通时间.这个时间同反向恢复时间相比是很短的.这是由于结在正向偏压作用下,势垒区迅速变窄,有利于少数载流子的扩散,正向电阻很小,因而它在导通过程中与导通以后,其正向压降都很小,比输入电压VF小得多,故电路中的正向电流 IF=VRRL ,它由外电路的参数决定,而几乎与二极管无关.因此,只要电路在t=0时加入+VF的电压,回路的电流几乎是立即达到 VFRL.这

7、就是说 ,二极管的开通时间是很短的,它对开关速度的影响很小,可以忽略不计.第二节BJT的开关特性型BJT的结构如下图所示.从图中可见型BJT由两个型区和一个型区构成了两个结,并从三个区分别引出了集电极、基极和发射极.在电路图中的符号如下图所示.型BJT的结构如下图中的上半部所示,下边为电路图中的符号.这里的BJT英文原文是：Bipolar Junction Transistor,意为双极结晶体管.也就是通常所说的三极管. 一、BJT的开关作用BJT的开关作用对应于有触点开关的断开和闭合.上图所示电路用来说明BJT开关作用,图中BJT为型硅管.当输入电压V1=-VB 时,BJT的发射结和集电结均

8、为反向偏置VBE0,VBC0,只有很小的反向漏电流IEBO和ICBO分别流过两个结,故iB 0,iC 0,VCE VCC,对应于上图中的点.这时集电极回路中的c、e极之间近似于开路,相当于开关断开一样.BJT的这种工作状态称为截止.当V1=+VB2时,调节RB,使IB=VCC / RC,则BJT工作在上图中的C点,集电极电流iC已接近于最大值VCC / RC,由于iC受到RC的限制,它已不可能像放大区那样随着iB的增加而成比例地增加了 ,此时集电极电流达到饱和,对应的基极电流称为基极临界饱和电流IBS,而集电极电流称为集电极饱和电流ICSVCC / RC.此后,如果再增加基极电流,则饱和程度加

9、深,但集电极电流基本上保持在ICS不再增加,集电极电压VCE=VCC-ICSRC=VCES=2.0-0.3V.这个电压称为BJT的饱和压降,它也基本上不随iB增加而改变.由于VCES很小,集电极回路中的c、e极之间近似于短路,相当于开关闭合一样.BJT的这种工作状态称为饱和.由于BJT饱和后管压降均为0.3V,而发射结偏压为0.7V,因此饱和后集电结为正向偏置,即BJT饱和时集电结和发射结均处于正向偏置,这是判断BJT工作在饱和状态的重要依据.下图示出了型BJT饱和时各电极电压的典型数据.由此可见BJT相当于一个由基极电流所控制的无触点开关.BJT截止时相当于开关断开,而饱和时相当于开关闭合.

10、型BJT截止、放大、饱和三种工作状态的特点列于下表中.二、BJT的开关时间BJT的开关过程和二极管一样,也是内部电荷建立和消散的过程.因此BJT饱和与截止两种状态的相互转换也是需要一定的时间才能完成的.如上图所示电路的输入端加入一个幅度在-VB1和+VB2之间变化的理想方波,则输出电流Ic的波形如下图.可见Ic的波形已不是和输入波形一样的理想方波,上升和下降沿都变得缓慢了.为了对BJT开关的瞬态过程进行定量描述,通常引人以下几个参数来表征：以上4个参数称为BJT的开关时间参数.通常把tontdtr称为开通时间,它反映了BJT从截止到饱和所需的时间；把 t0ff= tstf称为关闭时间,它反映了

11、BJT从饱和到截止所需的时间.开通时间和关闭时间总称为BJT的开关时间,它随管子类型不同而有很大差别,一般在几十至几百纳秒的范围,可以从器件手册中查到.BJT的开关时间限制了BJT开关运用的速度.开关时间越短,开关速度越高.因此,要设法减小开关时间.开通时间ton是建立基区电荷的时间,关闭时间toff是存储电荷消散的时间.第三节基本逻辑门电路基本逻辑运算有与、或、非运算,对应的基本逻辑门有与、或、非门.本节介绍简单的二极管门电路和BJT反相器非门,作为逻辑门电路的基础.用电子电路来实现逻辑运算时,它的输入、输出量均为电压以为单位或电平用或表示.通常将门电路的输入量作为条件,输出量作为结果.一、

12、二极管与门与或门电路1.与门电路当门电路的输入与输出量之间能满足与逻辑关系时,则称这样的门电路为与门电路.下图表示由半导体二极管组成的与门电路,右边为它的代表符号.图中A、B、C为输入端,L为输出端.输入信号为+5V或0V.下面分析当电路的输入信号不同时的情况：1若输入端中有任意一个为0时,例如VA=0V,而VA=VB=+5V时,D1导通,从而导致L点的电压VL被钳制在0V.此时不管D2、D3的状态如何都会有VL0V事实上D2、D3受反向电压作用而截止.由此可见,与门几个输入端中,只有加低电压输入的二极管才导通,并把L钳制在低电压接近0V ,而加高电压输入的二极管都截止.2输入端A、B、C都处

13、于高电压+5V ,这时,D1、D2、D3都截止,所以输出端L点电压VL=+VCC,即VL=+5V.如果考虑输入端的各种取值情况,可以得到下表输入输出VAVBVCVL0000+5+5+5+500+5+500+5+50+50+50+50+50000000+5将表中的+5V用1代替,则可得到真值表：ABCL00001111001100110101010100000001由表中可见该门电路满足与逻辑关系,所以这是一种与门.输入变量A、B、C与输出变量L只间的关系满足逻辑表达式.2.或门电路对上图所示电路可做如下分析：1输入端A、B、C都为0V时,D1、D2、D3两端的电压值均为0V,因此都处于截止状态

14、,从而VL=0V；2若A、B、C中有任意一个为+5V,则D1、D2、D3中有一个必定导通.我们注意到电路中L点与接地点之间有一个电阻,正是该电阻的分压作用,使得VL处于接近+5V的高电压扣除掉二极管的导通电压,D2、D3受反向电压作用而截止,这时 VL+5V.用真值表将所有情况罗列如下：ABCL00001111001100110101010101111111ABCL00001111001100110101010101111111由表中可见A、B、C与L之间满足或逻辑关系,即有：.二、非门电路BJT反相器上图表示一基本反相器电路与其逻辑符号.下图则是其传输特性,图中标出了BJT的三个工作区域.对

15、于饱和型反相器来说 ,输入信号必须满足下列条件：逻辑0：ViV2由传输特性可见：当输入为逻辑时,BJT将截止,输出电压将接近于VCC,即逻辑.当输入为逻辑时,BJT将饱和导通,输出电压约为0.20.3V,即为逻辑.可见反相器的输出与输入量之间的逻辑关系是非逻辑关系.虽然利用以上基本的与、或、非门,可以实现与、或、非三种逻辑运算.但是由于它们的输出电阻比较大,带负载的能力差,开关性能也不理想,因此基本的与、或、非门不具有实用性.解决的办法之一是采用二极管与三极管门的组合,组成与非门、或非门,也就是所谓的复合门电路.与非门和或非门在负载能力 、工作速度和可靠性方面都大为提高,是逻辑电路中最常用的基

16、本单元.下图给出了复合门电路的一个例子与其逻辑符号和逻辑表达式.下面将要介绍的是一些切实可用的逻辑门电路. 第四节TTL逻辑门电路以双极型半导体管为基本元件,集成在一块硅片上,并具有一定的逻辑功能的电路称为双极型逻辑集成电路,简称TTL逻辑门电路.下面首先讨论基本的BJT反相器的开关速度不高的原因 ,再讨论改进的TTL反相器和TTL逻辑门电路.一、基本的BJT反相器的动态性能BJT开关速度受到限制的原因主要是由于BJT基区内存储电荷的影响,电荷的存入和消散需要一定的时间.考虑到负载电容CL的影响后基本反相器将成为如下图所示的电路.图中CL包含了门电路之间的接线电容以与门电路的输入电容.当反相器

17、输出电压vO由低向高过渡时 ,电路由VCC通过Rc对CL充电.当vO由高向低过渡时,CL又将通过BJT放电.这样,CL的充、放电过程均需经历一定的时间,这必然会增加输出电压vO波形的上升时间和下降时间.特别是CL充电回路的时间常数RcCL较大时,vO上升较慢,即增加了上升时间.基于器件内部和负载电容的影响 ,导致基本BJT反相器的开关速度不高.寻求更为实用的TTL电路结构,是下面所要讨论的问题.二、TTL反相器的基本电路由前面的分析已知,带电阻负载的BJT反相器 ,其动态性能不理想.在保持逻辑功能不变的前提下,可以另外增加若干元器以改善其动态性能 ,如减少由于BJT基区电荷存储效应和负载电容所

18、引起的时延.这需改变反相器输入电路和输出电路的结构 ,以形成TTL反相器的基本电路.下图就是一个TTL反相器的基本电路.该电路由三部分组成：由三极管T1组成电路的输入级；由T3、T4和二极管D组成输出级；由T2组成的中间级作为输出级的驱动电路,将T2的单端输入信号vI2转换为互补的双端输出信号vI3和vI4,以驱动T3 和T4.1.TTL反相器的工作原理这里主要分析TTL反相器的逻辑关系,并估算电路中有关各点的电压,以得到简单的定量概念.1当输入为高电平,如vI3.6V时,电源VCC通过Rbl和T1的集电结向T2、T3提供基极电流,使T2、T3饱和,输出为低电平,如 vO0.2V.此时 VB1

19、VBC1VBE2VBE30.70.70.7V2.1VT1的发射结处于反向偏置 ,而集电结处于正向偏置.所以T1处于发射结和集电结倒置使用的放大状态.由于T2和T3饱和,输出 VC3 0.2V,同时可估算出VC2的值：VC2VCE2VB30.20.7V0.9V此时,VB4VC20.9V.作用于T4的发射结和二极管D的串联支路的电压为VC2Vo0.90.2V0.7V,显然,T4和D均截止,实现了反相器的逻辑关系：输入为高电平时,输出为低电平.2当输入为低电平且电压为0.2V时,T1的发射结导通,其基极电压等于输入低电压加上发射结正向压降,即：VB10.20.7V0.9V此时VB1作用于T1的集电结

20、和T2、T3的发射结上,所以T2、T3都截止,输出为高电平.由于T2截止,VCC通过RC2向T4提供基极电流,致使T4和D导通,其电流流入负载.输出电压为vOVccVBE4VD50.70.7V3.6V同样也实现了反相器的逻辑关系：输入为低电平时,输出为高电平.2.采用输入级以提高工作速度当TTL反相器输入电压由高3.6V变低0.2V的瞬间,VB1 0.20.7V0.9V.但由于T2、T3原来是饱和的 ,它们的基区存储电荷还来不与消散,在此瞬间,T2、T3的发射结仍处于正向偏置,T1的集电极电压为Vc1 VBE2VBE30.70.7V1.4V.此时T1的集电结为反向偏置集电结电压VB1VC1V-

21、0.4V,因输入为低电平0.2V时,T1的发射结为正向偏置,于是T1工作在放大区.这时产生基极电流iB1,其射极电流流入低电平的输入端.集电极电流的方向是从T2的基极流向T1的集电极,它很快地从T2的基区抽走多余的存储电荷,使T2迅速地脱离饱和而进人截止状态.T2的迅速截止导致T4立刻导通,相当于T3的负载是个很小的电阻,使T3的集电极电流加大,多余的存储电荷迅速从集电极消散而达到截止,从而加速了状态转换.3.采用推拉式输出级以提高开关速度和带负载能力由T3、T4和二极管D组成推拉式输出级.其中T4组成电压跟随器,而T3为共射极电路,作为T4的射极负载.这种输出级的优点是,既能提高开关速度,又

22、能提高带负载能力.根据所接负载的不同,输出级的工作情况可归纳如下：1输出为低电平时,T3处于深度饱和状态 ,反相器的输出电阻就是T3的饱和电阻,这时可驱动较大的电流负载.而且由于T4截止,所以负载电流就是T3的集电极电流,也就是说T3的集电极电流可以全部用来驱动负载.2输出为高电平时,T3截止 ,T4组成的电压跟随器的输出电阻很小,所以输出高电平稳定,带负载能力也较强. 3输出端接有负载电容CL时 ,当输出由低电平跳变到高电平的瞬间,T2和T3由饱和转为截止,由于T3的基极电流是经T2放大的电流,所以T2比T3更早脱离饱和,于是T2的集电极电压vC2比T3的集电极电压vC3上升更快.同时由于电

23、容CL两端的电压不能突变,使c2和c3之间的电位差增加,因而使T4在此瞬间基极电流很大,T4集电极与发射极之间呈现低电阻 ,故电源VCC经RC4和T4的饱和电阻对电容CL迅速充电,其时间常数很小,使输出波形上升沿陡直.而当输出电压由高变低后,输出管T3深度饱和,也呈现很低的电阻,已充电的CL通过它很快放电,迅速达到低电平,因而使输出电压波形的上升沿和下降沿都很好.三、TTL反相器的传输特性现在来分析TTL反相器的传输特性.下图为用折线近似的TTL反相器的传输特性曲线.由图可见 ,传输特性由4条线段AB、BC、CD和DE所组成.AB段：此时输入电压vI很低,T1的发射结为正向偏置.在稳态情况下,

24、T1饱和致使T2和T3截止,同时T4导通.输出vo3.6V为高电平.当vI增加直至B点 ,T1的发射结仍维持正向偏置并处于饱和状态.但vB2vc1增大导致T2的发射结正向偏置 .当T1仍维持在饱和状态时,vB2的值可表示为 vB2vIVCES为求得B点所对应的vI,可以考虑vB2刚好使T2的发射结正向偏置并开始导电.此时vB2应等于T2、发射结的正向电压VF0.6V.但iE20在忽略vRe2.的情况下,于是由上式得：BC段：当vI的值大于B点的值时,由T1的集电极供给T2的基极电流,但T1仍保持为饱和状态 ,这就需要使T1的发射结和集电结均为正向偏置.在BC段内,T2对vI的增量作线性放大,其

25、电压增益可表示为电压增量上通过T4的电压跟随作用而引至输出端形成输出电压的增量,且在一定范围内,有,所以传输特性BC段的斜率为 .必须注意到在BC段内,Re2上所产生的电压降还不足以使T3的发射结正向偏置,T3仍维持截止状态.当Re2上的电压vRe2达到一定的值,能使T3的发射结正偏,并有vBE3=VF=0.7V时,则有或 式中VF0.7V,表示T3已导通.由于,C点处的输出电压变为根据线段BC的斜率为-1.6,对应于C点的vI值可由下述关系求得：由此得CD段：当vI的值继续增加并超越C点,使T3饱和导通,输出电压迅速下降至v00.2V.D点处的vI值,可以根据T2、T3两发射结电压VF0.7

26、V来估算.因此有DE段：当vI的值从D点再继续增加时,T1将进人倒置放大状态,保持vO0.2V.至此,得到了TTL反相器的ABCDE折线型传输特性.四、TTL与非门电路基本TTL反相器不难改变成为多输入端的与非门 .它的主要特点是在电路的输入端采用了多发射极的BJT ,如下图所示.器件中的每一个发射极能各自独立地形成正向偏置的发射结 ,并可促使BJT进人放大或饱和区.两个或多个发射极可以并联地构成一大面积的组合发射极.下图是采用多发射极BJT用作输入端TTL与非门的输入器件的一个实例.当任一输入端为低电平时,T1的发射结将正向偏置而导通,T2将截止.结果将导致输出为高电平.只有当全部输入端为高

27、电平时,T1将转入倒置放大状态,T2和T3均饱和,输出为低电平.五、TTL与非门的技术参数1.传输特性各种类型的TTL门电路,其传输特性大同小异,正如前面已经讨论过的,这里不再讨论.2.输入和输出的高、低电压3.噪声容限噪声容限表示门电路的抗干扰能力.二值数字逻辑电路的优点在于它的输入信号允许一定的容差.高电平噪声容限：VNHVOHVIH2.4V2V0.4V低电平噪声容限：VNLVILVOL0.8V0.4V0.4V 4.扇入与扇出数扇出数-门电路所能带负载个数,与非门输出端最多能接几个同类的与非门.扇出数No取决于负载类型灌电流负载：负载电流从外电路流入与非门拉电流负载：负载电流从与非门流向外

28、电路灌电流工作情况下图表示TTL与非门的灌电流负载的情况.图中左边为驱动门,右边为负载门,当驱动门的输出端为逻辑0低电压VOL时,负载门由电源VCC通过Rb1、T1的发射结和输入端有电流IIL灌人驱动门T3的集电极,这就是灌电流负载的由来.不难理解,当负载门的个数增加时,总的灌电流IIL将增加,同时也将引起输出低电压VOL的升高.前已述与TTL门电路的标准输出低电压VOL0.4V,这就限制了负载门的个数.在输出为低电平的情况下,所能驱动的同类门的个数由下式决定：拉电流工作情况当驱动门的输出为高电平时 ,将有电流IIH.从驱动门拉出而流至负载门.当负载门的个数增多时,必将引起输出高电压的降低,但

29、不得低于标准高电压的低限值VIH=2V.这样,输出为高电平时的扇出数可表示如下：通常基本的TTL门电路,其扇出数约为10 ,而性能更好的门电路的扇出数最高可达3050.一般TTL器件的数据手册中,并不给出出数 ,而须用计算或用实验的方法求得,并注意在设计时留有余地,以保证数字电路或系统能正常地运行通常,输出低电平电流IOL大于输出高电平电流IOH,NOL不等于NOH,因而在实际工程设计中,常取二者中的最小值.例：试计算基本的TTL与非门7410带同类门时的扇出数.解：1从TTL数据手册可查到7410的参数如下：IOL16mA,IIL-1.6mAIOH16mA,IIH-1.6mA数据前的负号表示

30、电流的流向,对于灌电流取负号,计算时只取绝对值.2根据式2.4.14可计算低电平输出时的扇出数3根据式2.4.I5可计算高电平输出时的扇出数可见这时NOLNOH.如前所述,若NOLNOH.则取较小的作为电路的扇出数.扇入数NI取决于TTL门电路的输入端个数.5.传输延迟时间这是一个表征门电路开关速度的参数,意味着门电路在输入脉冲波形的作用下,其输出波形相对于输入波形延迟了多长时间.假设在门电路的输入端加入一脉冲波形、其幅度为0VCC.相应的的输出波形如下图所示.通常门电路输出由低电平转换高电平或者由高电平转换到低电平所经历的时间分别用tPLH和tPHL表示,有时也采用平均传输延迟时间这一参数,

31、即tPd2.6.功耗功耗是门电路重要参数之一.功耗有静态和动态之分.所谓静态功耗指的是当电路没有状态转换时的功耗,即与非门空载时电源总电流ICC与电源电压VCC的乘积.当输出为低电平时的功耗称为空载导通功耗PON；当输出为高电平时的功耗称为截止功耗POFF；PON总比POFF大.至于动态功耗,只发生在状态转换的瞬间,或者电路中有电容性负载时,例如TTL门电路约有5PF的输入电容,由于电容的充、放电过程,将增加电路的损耗.对于TTL门电路来说,静态功耗是主要的.7.延时一功耗积理想的数字电路或系统,要求它既具有高速度,同时功耗又低.在工程实践中,要实现这种理想情况是较难的.高速数字电路往往需要付

32、出较大的功耗为代价.一种综合性的指标叫做延时一功耗积,用符号DP表示,单位为焦耳,即DPtPdPD.式中tpd2,PD为门电路的功耗,一个逻辑门器件的DP的值愈小,表明它的特性愈接于理想情况.8. TTL集成门电路的封装 图为14脚TTL集成门电路的封装图,图为其内部结构图.六、TTL或非门、集电极开路门和三态门电路1.TTL或非门下图为TTL或非门的逻辑电路与其代表符号.由图可见 ,或非逻辑功能是对TTL与非门的结构改进而来,即用两个 三极管T2A和T2B代替T2.若两输入端为低电平,则T2A和T2B均将截止 ,iB30,输出为高电平.若A、B两输入端中有一个为高电平 ,则T2A或T2B将饱

33、和 ,导致iB30,iB3便使T3饱和 ,输出为低电平.这就实现了或非功能.即.2.集电极开路门在工程实践中将两个门的输出端并联以实现与逻辑的功能称为线与.考察下图所示的情况.当将图中所示的两个逻辑门的输出连接在一起,并且当第一个门的输出为高电平第一个门的T4导通,第二个门的输出为低电平第二个门的T3导通时,正如图中红线所示将出现一个大电流通道,很可能导致晶体管的损坏.为了避免线与时的产生大电流,可以采用集电极开路门简称OC门来解决 .所谓集电极开路是指从TTL与非门电路的推挽式输出级中删去电压跟随器,如下图所示：对于一个两输入端的OC门,其在电路中的符号可用下图来表示：为了实现线与的逻辑功能

34、,可将多个门电路输出管T3的集电极至电源VCC之间,加一公共的上拉电阻RP,如下图所示.为了简明起见,图中以两个OC门并联为例,其中图标表示集电极开路之意.上拉电阻Rp的值可以这样来计算,主要考虑OC门必须驱动一定的拉电流或灌电流负载.有关这两类负载的概念前已讨论,这里仍然适用 ,所不同的是驱动门是由多个TTL门的输出端直接并联而成.当OC门中的一个TTL门的输出为低电平 ,其他为高电平时,灌电流将由一个输出BJT如T1或T2承担 ,这是一种极限情况,此时上拉电阻RP具有限制电流的作用.为保证IOL不超过额定值IOL,必须合理选用RP的值.例如VCC5V,RP1k,则IOL5mA.另一方面,由

35、于门电路的输出、输入电容和接线电容的存在,RP的大小必将影响OC门的开关速度.RP的值愈大,负载电容的充电时间常数亦愈大,因而开关速度愈慢.RP的最小值RP可按下式来确定：RP的最大值RP可按下式来确定：实际上,RP的值选在RP和RP之间,并且选用靠近RP的标准值.例：设TTL与非门74LS01驱动8个74LS04反相器,试确定一合适大小的上拉电阻RP,设VCC=5V. 由以上计算可知Rp的值可在985至18.75k之间选择 .为使电路有较快的开关速度,可选用一标准值为k的电阻器为宜.集电极开路门除了可以实现多门的线与逻辑关系外,还可用于直接驱动较大电流的负载.3.三态与非门TSL利用OC门虽

36、然可以实现线与的功能,但外接电阻Rp的选择要受到一定的限制而不能取得太小,因此影响了工作速度.同时它省去了有源负载,使得带负载能力下降.为保持推拉式输出级的优点,还能作线与联接,人们又开发了一种三态与非门,它的输出除了具有一般与非门的两种状态,即输出电阻较小的高、低电平状态外,还具有高输出电阻的第三状态,称为高阻态,又称为禁止态.一个简单的TSL门的电路如上图所示.其中CS为片选信号输入端,A、B为数据输入端.当CS=1时,TSL门电路中的T5处于倒置放大状态 ,T6饱和,T7截止,即其集电极相当于开路.此时输出状态将完全取决于数据输入端A、B的状态,电路输出与输入的逻辑关系与一般与非门相同.

37、这种状态称为TSL的工作状态.当CS=0时T7导通,使T4的基极钳制于低电平.同时由于低电平的信号送到T1的输入端,迫使T2和T3截止 .这样T3和T4均截止,门的输出端L出现开路,既不是低电平,又不是高电平 ,这就是第三工作状态.这样,当CS为高电平时,TSL门的输出信号送到总线 ,而当CS为低电平时,门的输出与数据总线断开,此时数据总线的状态由其他门电路的输出所决定.七、改进型TTL门电路抗饱和TTL电路抗饱和TTL电路是目前传输速度较高的一类TTL电路.这种电路由于采用肖特基势垒二极管SBD钳位方法来达到抗饱和的效果 ,一般称为SBDTTL电路简称STTL电路,其传输速度远比基本TTL电

38、路为高.肖特基势垒二极管的工作特点如下：1它和PN结一样,同样具有单向导电性,这种铝-硅势垒二极管导通电流的方向是从铝到硅.2ALSiSBD的导通阈值电压较低,约为0.40.5V ,比普通硅PN结约低0.2V.3势垒二极管的导电机构是多数载流子 ,因而电荷存储效应很小. 根据前面的学习,我们已经知道,BJT工作在饱和时 ,发射结和集电结都处在正向偏置,集电结正向偏置电压越大,则表明饱和程度越深.为了限制BJT的饱和深度,在BJT的基极和集电极并联上一个导通阈值电压较低的肖特基二极管,如下图所示.当没有SBD时,随着基级电压的升高,电流沿着蓝线方向流动.由于SBD的作用,当基级电压大于0.4V时

39、, SBD首先电导通,电流沿着红线方向流动如下图所示,从而使T的基极电流不会过大而且使T的集电结正向偏压将被钳制在0.4V左右,因此SBD起到抵抗过饱和的作用,因而又将这种电路称为抗饱和电路,使电路的开关时间大为缩短. 下图为肖特基TTLSTTL与非门的典型电路.与基本TTL与非门电路相比,作了若干改进.在基本的TTL电路中 ,T1、T2和T3工作在深度饱和区,管内电荷存储效应对电路的开关速度影响很大.现在除T4外,其余的BJT均采用SBD钳位,以达到明显的抗饱和效果.其次,基本电路中的所有电阻值这里几乎都减半.这两项改进导致门电路的开关时间大为缩短.由于电阻值的减小也必然会引起门电路功耗的增

40、加.STTL门电路还有以下三点对基本TTL电路的性能作了改进：1二极管D被由T4和T5所组成的复合管所代替,当输出由低电平向高电平过渡时,由于复合管电路的电流增益很大,输出电阻很小,从而减小了电路对负载电容的充电时间.2电路输入端所加的SBDDA和DB,用来减小由门电路之间的连线而引起的杂散信号.3基本电路中的Re21k改为由T6与Rc6 、Rb6的组合电路所代替.这个组合电路是有源非线性电阻.当其两端的电压发射极e2对地较低时,呈现很大的电阻,而当其两端的电压达到0.7V左右时,则呈现很小的电阻.这样,当与非门的全部输入端由低电平转向高电平时,有源电阻开始不导通使T3很快达到饱和；反之,当电

41、路的全部输入端或其中之一由高电平转向低电平时,T2和T3将截止,由于T3饱和时,VBE=0.7V,在转换开始的瞬间,有源电阻的阻值很小T3基区存储的电荷通过此低阻回路很快消散.由于这个缘故,有源非线性电路称为有源下拉电路 ,它与有源上拉电路是对应的 .意即将 VBE3从0.7 V很快拉到V,从而使输出电压很快升高,即提高了开关速度.基于上述特点,STTL与非门具有较为理想的传输特性.与基本TTL反相器的传输特性相比,点不再存在了,由点直接下降到点,即传输特性变化非常陡峭,见下图.除典型的肖特基型STTL外,尚有低功耗肖特基型LSTTL、先进的肖特基型ASTTL,先进的低功耗型ALSTTL等,它

42、们的技术参数各有特点,是在TTL工艺的发展过程中逐步形成的.TTL门电路的各种系列的性能比较类型基本的TTL肖特基TTL低功耗肖特基TTL先进的肖特基TTL先进的低功耗肖特基TTL参数tpd/ns10391.54PD/mW10202201DP/pJ1006018304第五节CMOS逻辑门电路CMOS逻辑门电路是在TTL电路问世之后 ,所开发出的第二种广泛应用的数字集成器件,从发展趋势来看,由于制造工艺的改进,CMOS电路的性能有可能超越TTL而成为占主导地位的逻辑器件 .CMOS电路的工作速度可与TTL相比较,而它的功耗和抗干扰能力则远优于TTL.此外,几乎所有的超大规模存储器件 ,以与PLD

43、器件都采用CMOS艺制造,且费用较低.早期生产的CMOS门电路为4000系列 ,随后发展为4000B系列.当前与TTL兼容的CMO器件如74HCT系列等可与TTL器件交换使用.下面首先讨论CMOS反相器,然后介绍其他CMO逻辑门电路.MOS管结构图MOS管主要参数：1.开启电压VT开启电压又称阈值电压：使得源极S和漏极D之间开始形成导电沟道所需的栅极电压；标准的N沟道MOS管,VT约为36V；通过工艺上的改进,可以使MOS管的VT值降到23V.2. 直流输入电阻RGS即在栅源极之间加的电压与栅极电流之比这一特性有时以流过栅极的栅流表示MOS管的RGS可以很容易地超过1010.3. 漏源击穿电压

44、BVDS在VGS=0增强型的条件下 ,在增加漏源电压过程中使ID开始剧增时的VDS称为漏源击穿电压BVDSID剧增的原因有下列两个方面：1漏极附近耗尽层的雪崩击穿2漏源极间的穿通击穿有些MOS管中,其沟道长度较短,不断增加VDS会使漏区的耗尽层一直扩展到源区,使沟道长度为零,即产生漏源间的穿通,穿通后,源区中的多数载流子,将直接受耗尽层电场的吸引,到达漏区,产生大的ID4. 栅源击穿电压BVGS在增加栅源电压过程中,使栅极电流IG由零开始剧增时的VGS,称为栅源击穿电压BVGS.5. 低频跨导gm在VDS为某一固定数值的条件下 ,漏极电流的微变量和引起这个变化的栅源电压微变量之比称为跨导gm反

45、映了栅源电压对漏极电流的控制能力是表征MOS管放大能力的一个重要参数一般在十分之几至几mA/V的范围内6. 导通电阻RON导通电阻RON说明了VDS对ID的影响 ,是漏极特性某一点切线的斜率的倒数在饱和区,ID几乎不随VDS改变,RON的数值很大 ,一般在几十千欧到几百千欧之间由于在数字电路中 ,MOS管导通时经常工作在VDS=0的状态下,所以这时的导通电阻RON可用原点的RON来近似对一般的MOS管而言,RON的数值在几百欧以内7. 极间电容三个电极之间都存在着极间电容：栅源电容CGS 、栅漏电容CGD和漏源电容CDSCGS和CGD约为13pFCDS约在0.11pF之间8. 低频噪声系数NF

46、噪声是由管子内部载流子运动的不规则性所引起的由于它的存在,就使一个放大器即便在没有信号输人时,在输出端也出现不规则的电压或电流变化噪声性能的大小通常用噪声系数NF来表示,它的单位为分贝dB这个数值越小,代表管子所产生的噪声越小低频噪声系数是在低频范围内测出的噪声系数场效应管的噪声系数约为几个分贝,它比双极性三极管的要小一、CMOS反相器由本书模拟部分已知,MOSFET有P沟道和N沟道两种,每种中又有耗尽型和增强型两类.由N沟道和P沟道两种MOSFET组成的电路称为互补MOS或CMOS电路.下图表示CMOS反相器电路,由两只增强型MOSFET组成,其中一个为N沟道结构,另一个为P沟道结构.为了电

47、路能正常工作,要求电源电压VDD大于两个管子的开启电压的绝对值之和,即VDD .1.工作原理首先考虑两种极限情况：当vI处于逻辑0时 ,相应的电压近似为0V；而当vI处于逻辑1时,相应的电压近似为VDD.假设在两种情况下N沟道管 TN为工作管P沟道管TP为负载管.但是,由于电路是互补对称的,这种假设可以是任意的,相反的情况亦将导致相同的结果.下图分析了当vI=VDD时的工作情况.在TN的输出特性iDvDSvGSNVDD上 ,叠加一条负载线,它是负载管TP在 vSGP=0V时的输出特性iDvSD.由于vSGPVTVTN=|VTP|=VT,负载曲线几乎是一条与横轴重合的水平线.两条曲线的交点即工作

48、点.显然,这时的输出电压vOL0V典型值10mV ,而通过两管的电流接近于零.这就是说,电路的功耗很小微瓦量级下图分析了另一种极限情况,此时对应于vI0V.此时工作管TN在vGSN0的情况下运用,其输出特性iDvDS几乎与横轴重合 ,负载曲线是负载管TP在vsGPVDD时的输出特性iDvDS.由图可知,工作点决定了VOVOHVDD；通过两器件的电流接近零值 .可见上述两种极限情况下的功耗都很低. 由此可知,基本CMOS反相器近似于一理想的逻辑单元,其输出电压接近于零或+VDD,而功耗几乎为零.2.传输特性下图为CMOS反相器的传输特性图.图中VDD=10V,VTN=|VTP|=VT=2V.由于

49、 VDDVTN|VTP|,因此,当VDD-|VTP|vIVTN 时,TN和TP两管同时导通.考虑到电路是互补对称的,一器件可将另一器件视为它的漏极负载.还应注意到,器件在放大区饱和区呈现恒流特性,两器件之一可当作高阻值的负载.因此,在过渡区域,传输特性变化比较急剧.两管在VI=VDD/2处转换状态.3.工作速度CMOS反相器在电容负载情况下,它的开通时间与关闭时间是相等的,这是因为电路具有互补对称的性质.下图表示当vI=0V时 ,TN截止,TP导通,由VDD通过TP向负载电容CL充电的情况.由于CMOS反相器中,两管的gm值均设计得较大,其导通电阻较小,充电回路的时间常数较小.类似地,亦可分析

50、电容CL的放电过程.CMOS反相器的平均传输延迟时间约为10ns.二、CMOS门电路1.与非门电路下图是2输入端CMOS与非门电路,其中包括两个串联的N沟道增强型MOS管和两个并联的P沟道增强型MOS管.每个输入端连到一个N沟道和一个P沟道MOS管的栅极.当输入端A、B中只要有一个为低电平时,就会使与它相连的NMOS管截止,与它相连的PMOS管导通,输出为高电平；仅当A、B全为高电平时,才会使两个串联的NMOS管都导通,使两个并联的PMOS管都截止,输出为低电平.因此,这种电路具有与非的逻辑功能,即n个输入端的与非门必须有n个NMOS管串联和n个PMOS管并联.2.或非门电路下图是2输入端CM

51、OS或非门电路.其中包括两个并联的N沟道增强型MOS管和两个串联的P沟道增强型MOS管.当输入端A、B中只要有一个为高电平时,就会使与它相连的NMOS管导通,与它相连的PMOS管截止,输出为低电平；仅当A、B全为低电平时,两个并联NMOS管都截止,两个串联的PMOS管都导通,输出为高电平.因此,这种电路具有或非的逻辑功能,其逻辑表达式为显然,n个输入端的或非门必须有n个NMOS管并联和n个PMOS管并联.比较CMOS与非门和或非门可知,与非门的工作管是彼此串联的,其输出电压随管子个数的增加而增加；或非门则相反,工作管彼此并联,对输出电压不致有明显的影响.因而或非门用得较多.3.异或门电路上图为

52、CMOS异或门电路.它由一级或非门和一级与或非门组成.或非门的输出.而与或非门的输出L即为输入A、B的异或如在异或门的后面增加一级反相器就构成异或非门,由于具有的功能,因而称为同或门.异成门和同或门的逻辑符号如下图所示.三、BiCMOS门电路双极型CMOS或BiCMOS的特点在于,利用了双极型器件的速度快和MOSFET的功耗低两方面的优势,因而这种逻辑门电路受到用户的重视.1.BiCMOS反相器上图表示基本的BiCMOS反相器电路,为了清楚起见,MOSFET用符号M表示BJT用T表示.T1和T2构成推拉式输出级.而Mp、MN、M1、M2所组成的输入级与基本的CMOS反相器很相似.输入信号vI同

53、时作用于MP和MN的栅极.当vI为高电压时MN导通而MP截止；而当vI为低电压时,情况则相反,Mp导通,MN截止.当输出端接有同类BiCMOS门电路时,输出级能提供足够大的电流为电容性负载充电.同理,已充电的电容负载也能迅速地通过T2放电.上述电路中T1和T2的基区存储电荷亦可通过M1和M2释放,以加快电路的开关速度.当vI为高电压时M1导通,T1基区的存储电荷迅速消散.这种作用与TTL门电路的输入级中T1类似.同理 ,当vI为低电压时,电源电压VDD通过MP以激励M2使M2导通,显然T2基区的存储电荷通过M2而消散.可见,门电路的开关速度可得到改善.2.BiCMOS门电路根据前述的CMOS门

54、电路的结构和工作原理,同样可以用BiCMOS技术实现或非门和与非门.如果要实现或非逻辑关系,输入信号用来驱动并联的N沟道MOSFET,而P沟道MOSFET则彼此串联.正如下图所示的2输入端或非门.当A和B均为低电平时,则两个MOSFET MPA和MPB均导通,T1导通而MNA和MNB均截止,输出L为高电平.与此同时,M1通过MPA和MpB被VDD所激励,从而为T2的基区存储电荷提供一条释放通路.另一方面,当两输入端A和B中之一为高电平时 ,则MpA和MpB的通路被断开,并且MNA或MNB导通,将使输出端为低电平.同时,M1A或M1B为T1的基极存储电荷提供一条释放道路.因此 ,只要有一个输入端

55、接高电平,输出即为低电平.四、CMOS传输门MOSFET的输出特性在原点附近呈线性对称关系,因而它们常用作模拟开关.模拟开关广泛地用于取样保持电路、斩波电路、模数和数模转换电路等.下面着重介绍CMOS传输门.所谓传输门TG就是一种传输模拟信号的模拟开关.CMOS传输门由一个P沟道和一个N沟道增强型MOSFET并联而成,如上图所示.TP和TN是结构对称的器件,它们的漏极和源极是可互换的.设它们的开启电压|VT|=2V且输入模拟信号的变化范围为-5V到+5V .为使衬底与漏源极之间的PN结任何时刻都不致正偏 ,故TP的衬底接+5V电压,而TN的衬底接-5V电压 .两管的栅极由互补的信号电压+5V和

56、-5V来控制,分别用和表示.传输门的工作情况如下：当C端接低电压-5V时TN的栅压即为-5V,vI取-5V到+5V范围内的任意值时,TN均不导通.同时,TP的栅压为+5V,TP亦不导通.可见,当C端接低电压时,开关是断开的.为使开关接通,可将C端接高电压+5V.此时TN的栅压为+5V ,vI在-5V到+3V的范围内,TN导通.同时TP的棚压为-5V ,vI在-3V到+5V的范围内TP将导通.由上分析可知,当vI-3V时,仅有TN导通,而当vI+3V时,仅有TP导通当vI在-3V到+3V的范围内,TN和TP两管均导通.进一步分析还可看到,一管导通的程度愈深,另一管的导通程度则相应地减小.换句话说

57、,当一管的导通电阻减小,则另一管的导通电阻就增加.由于两管系并联运行,可近似地认为开关的导通电阻近似为一常数.这是CMOS传输出门的优点.在正常工作时,模拟开关的导通电阻值约为数百欧,当它与输入阻抗为兆欧级的运放串接时,可以忽略不计.CMOS传输门除了作为传输模拟信号的开关之外,也可作为各种逻辑电路的基本单元电路.第六节NMOS逻辑门电路NMOS逻辑门电路是全部由沟道MOSFET构成.由于这种器件具有较小的几何尺寸,适合于制造大规模集成电路.此外,由于NMOS集成电路的结构简单,易于使用CAD技术进行设计.与CMOS电路类似,NMOS电路中不使用难于制造的电阻 .NMOS反相器是整个NMO逻辑

58、门电路的基本构件,它的工作管常用增强型器件,而负载管可以是增强型也可以是耗尽型.现以增强型器件作为负载管的NMOS反相器为例来说明它的工作原理.上图是表示NMOS反相器的原理电路,其中T1为工作管,T2为负载管,二者均属增强型器件.若T1和T2在同一工艺过程中制成,它们必将具有相同的开启电压VT.从图中可见,负载管T2的栅极与漏极同接电源VDD,因而T2总是工作在它的恒流区,处于导通状态.当输入vI为高电压超过管子的开启电压VT时,T1导通,输出vO；为低电压.输出低电压的值,由T1,T2两管导通时所呈现的电阻值之比决定.通常T1的跨导gm1远大于T2管的跨导gm2,以保证输出低电压值在+1V

59、左右.当输入电压vI为低电压低于管子的开启电压VT时,T1截止,输出vO为高电压.由于T2管总是处于导通状态,因此输出高电压值约为VDDVT.通常gm1在100200之间,而gm2约为515.T1导通时的等效电阻Rds1约为310k,而T2的Rds2约在100200k之间.负载管导通电阻是随工作电流而变化的非线性电阻.在NMOS反相器的基础上,可以制成NMOS门电路.下图即为NMOS或非门电路.只要输入A,B中任一个为高电平,与它对应的MOSFET导通时,输出为低电平；仅当A、B全为低电平时,所有工作管都截止时,输出才为高电平.可见电路具有或非功能,即或非门的工作管都是并联的,增加管子的个数,

60、输出低电平基本稳定,在整体电路设计中较为方便,因而NMOS门电路是以或非门为基础的.这种门电路不像TTL或CMOS电路作成小规模的单个芯片 ,主要用于大规模集成电路.以上讨论和分析了各种逻辑门电路的结构、工作原理和性能,为便于比较,现用它们的主要技术参数传输延迟时间Tpd和功耗PD综合描述各种逻辑门电路的性能,如图所示.第七节正负逻辑问题1.正负逻辑的规定在逻辑电路中,输入和输出一般都用电平来表示.若用H和L分别表示高、低电平,则门电路的功能可用下表所示的电平表来描述.但是,这个门体现了什么逻辑关系尚不清楚,因为还未确切说明电平与逻辑状态之间的隶属关系.这种关系可由人们任意地加以规定.如令H=l,L=0,则称之为正逻辑体制,于是很容易由上表导出下表.显然,后者表示正逻辑与非门的真值表.与此相反,若令H=0,L=1,则称之为负逻辑体制.据此 ,由本例可得出负逻辑或非门的真值表,如下表所示.对于同一电路,可以采用正逻辑,也可以采用负逻辑.正逻辑和负逻辑两种体制不牵涉到逻辑电路本身的结构问题,但根据所选正负逻辑的不同,即使同一电路也具有不同的逻辑功能.本书如无特殊说明,一律采用正逻辑,即规定高电平为逻辑1,低电平为逻辑0.2.正负逻辑的等效变换一般用正逻辑函数描述电路,