毕业设计CMOS运算放大器版图设计说明

《毕业设计CMOS运算放大器版图设计说明》由会员分享，可在线阅读，更多相关《毕业设计CMOS运算放大器版图设计说明（52页珍藏版）》请在装配图网上搜索。

1、 . 摘 要集成电路掩膜版图设计是实现电路制造所必不可少的设计环节，它不仅关系到集成电路的功能是否正确，而且也会极大程度地影响集成电路的性能、成本与功耗。本文依据基本CMOS集成运算放大电路的设计指标与电路特点，绘制了基本电路图，通过Spectre进行仿真分析，得出性能指标与格元器件参数之间的关系，据此设计出各元件的版图几何尺寸以与工艺参数，建立出从性能指标到版图设计的优化路径。运算放大器的版图设计，是模拟集成电路版图设计的典型，利用Spectre对设计初稿加以模拟，然后对不符合设计目标的参数加以修改，重复这一过程，最终得到优化设计方案。最后根据参数尺寸等完成了放大器的版图设计以与版图的DRC

2、、LVS验证。关键词：集成电路，运算放大器，版图设计，仿真ABSTRACTIntegrated circuit layout design is an essential design partto realize circuit mask manufacturing, it is not only related to the integrated circuit to function correctly, but also can greatly affect the performance of the integrated circuit, the cost and the powe

3、r consumption.Based on the basic CMOS integrated operational amplifier circuit characteristic and design target, we have rendered the basic circuit diagram, and simulation by Spectre, the simulated results are derived parameters and their relationship between determining factors, thereby defining a

4、line with the design target domain size and processing parameters, finally we builded an optimizationfrom the performance index to layout design .Operational amplifier IC layout design, is the design model of analog integrated circuit layout . Here we used Spectre to design draft which should be sim

5、ulated, then modified which do not comply with the design goals of the parameters , repeat the process, and finally get the optimization design scheme. Finally, according to the parameters such as size finished the amplifier layout design and the DRC, LVS verification.KET WORDS: Integrated circuit,

6、Operational amplifier, layout design, Simulation毕业设计（论文）原创性声明和使用授权说明原创性声明本人重承诺：所呈交的毕业设计（论文），是我个人在指导教师的指导下进行的研究工作与取得的成果。尽我所知，除文中特别加以标注和致的地方外，不包含其他人或组织已经发表或公布过的研究成果，也不包含我为获得与其它教育机构的学位或学历而使用过的材料。对本研究提供过帮助和做出过贡献的个人或集体，均已在文中作了明确的说明并表示了意。作 者 签 名：日 期：指导教师签名： 日期：使用授权说明本人完全了解大学关于收集、保存、使用毕业设计（论文）的规定，即：按照学校要求提

7、交毕业设计（论文）的印刷本和电子版本；学校有权保存毕业设计（论文）的印刷本和电子版，并提供目录检索与阅览服务；学校可以采用影印、缩印、数字化或其它复制手段保存论文；在不以赢利为目的前提下，学校可以公布论文的部分或全部容。作者签名： 日 期：学位论文原创性声明本人重声明：所呈交的论文是本人在导师的指导下独立进行研究所取得的研究成果。除了文中特别加以标注引用的容外，本论文不包含任何其他个人或集体已经发表或撰写的成果作品。对本文的研究做出重要贡献的个人和集体，均已在文中以明确方式标明。本人完全意识到本声明的法律后果由本人承担。作者签名： 日期： 年 月 日学位论文使用授权书本学位论文作者完全了解学校

8、有关保留、使用学位论文的规定，同意学校保留并向国家有关部门或机构送交论文的复印件和电子版，允许论文被查阅和借阅。本人授权大学可以将本学位论文的全部或部分容编入有关数据库进行检索，可以采用影印、缩印或扫描等复制手段保存和汇编本学位论文。涉密论文按学校规定处理。作者签名：日期： 年 月 日导师签名： 日期： 年 月 日目 录前 言5第1章 绪论61.1 课题背景61.1.1 研究背景61.1.2研究容71.2 电路设计流程81.3 主要工作以与任务分配101.3.1主要工作101.3.2 任务分配10第2章 版图基础知识112.1 版图的设计简介112.1.1 版图的概念112.1.2 版图中层的

9、意义112.2 CMOS工艺技术142.2.1概述142.2.2 CMOS工艺的一些主要步骤152.2.3 CMOS制造工艺的基本流程162.3 设计规则182.4 MOS集成运放的版图设计22第3章 CMOS运算放大器简介233.1 概述233.2两级CMOS运算放大器的优点243.3 两级运算放大器原理简单分析24第4章 CMOS运算放大器的仿真274.1 概述274.2 MOS运算放大器技术指标总表274.3仿真数据294.3.1 DC分析294.3.2测量输入共模围304.3.3 测量输出电压围314.3.4 测量增益与相位裕度334.3.5 电源电压抑制比测试344.3.6 运放转换

10、速率和建立时间分析364.3.7 CMRR的频率响应测量38第5章 算放大器版图设计405.1 Cadence使用说明405.2 版图设计425.3 CMOS运放版图43第6章 总 结44参考文献44致词45外文资料原文45外文资料译文46前 言集成电路(Integrated Circuit)是把大量有源和无源器件与它们之间的互连线路集成在一起,形成一个具体的功能模块。集成电路的出现和迅速发展，彻底改变了人类文明和人们的日常生活。集成电路电子电路，但它不同于数以万计的一般意义上的电子电路集成在一个微型芯片的晶体管，电阻，电容和电感等电子元件，这是一个奇妙的设计和制造方法，人类社会的进步，创造前

11、所未有的奇迹，现实是奇迹集成电路版图设计。相对于数字集成电路的规律性和离散性，计算机辅助设计方法学在给定所需功能行为描述的数字系统设计自动化方面已经非常成功。但并不适用于模拟电路设计。一般来说，模拟电路设计仍然需要手工进行。因此，仔细研究模拟电路的设计过程，熟悉那些提高设计效率、增加设计成功机会的原则是非常必要的。模拟集成电路的设计流程可以分为前段设计和后端设计两大部分。前段设计包括电路的设计、原理图输入和电路仿真；后端设计（又称为物理设计）包括版图的绘制与验证。根据参数要求设计好电路后，在设计环境中输入原理图并对设计的电路进行仿真，也就是对电路结构、元件尺寸的设计、负载估计与布局前电路的模拟

12、。对电路的分析主要包括直流分析、瞬态分析、交流分析、噪声分析、模拟参数分析、温度分析等。后端绘制的版图后首先要通过版图验证，版图验证包括设计规则验证、电气规则检查、版图与电路原理图对比验证。运算放大器（简称运放）是许多混合信号系统和模拟系统中的一个组成部分。不同层次的复杂的运算放大器是用来实现多种功能的：高速放大或过滤的直流偏置。每一代CMOS技术，由于供应减少电压和晶体管沟道长度的运算放大器的设计，继续为运放的设计提出一个复杂的问题。本文依据基本CMOS集成运算放大电路的设计指标与电路特点，绘制基本电路图，用Spectre进行仿真模拟，从模拟的结果中推导出各个参量和其决定因素之间的关系，从而

13、确定出符合设计指标所的版图几何尺寸以与工艺参数。利用Spectre对设计初稿加以模拟，然后对不符合设计目标的参数加以修改，重复这一过程，最终得到优化设计方案。最后根据参数尺寸等进行版图设计以与验证。第1章 绪论1.1 课题背景1.1.1 研究背景运算放大器（简称运放）是具有很高放大倍数的电路单元。在实际地电路中，通常结合反馈网络共同组成某种功能模块。由于早期应用于模拟计算机中，用以实现数字运算，故得名“运算放大器”。运算放大器（简称运放）是许多混合信号系统和模拟系统中的一个组成部分。不同层次的复杂的运算放大器是用来实现多种功能的：高速放大或过滤的直流偏置。每一代CMOS技术，由于供应减少电压和

14、晶体管沟道长度的运算放大器的设计，继续为运放的设计提出一个复杂的问题。我们粗略地把运放定义为“高增益的差动放大器”。所谓“高”，指的是对应用，其增益已足够了，通常增益围在10。由于运放一般用来实现一个反馈系统，其开环增益的大笑根据闭环增益电路的精度要求来选取。20年前，大多数的运放是各种应用的一个通用模块。这些努力试图创造一个“理想”的运算放大器，例如，高电压增益，高输入阻抗和低输出阻抗。然而，却要牺牲成本费用的其他性能如输出幅度，速度和功耗。与次相反，今天的运放设计，放大器的设计从开始就认识到妥协之间的各种参数，这样一个妥协，最终将需要更多地考虑整体的设计，因此，我们需要知道满足每个人从适当

15、的值的参数。例如，如果高速度的要求，增益误差要求不高的选择电路结构应有利于前者，后者可以牺牲。运算放大器的版图设计，是模拟集成电路版图设计的典型，利用Cadence对设计初稿加以模拟，然后对不符合设计目标的参数加以修改并进行模拟，重复这一过程，最终得到优化设计方案，其关键在于寻找目标与决定因素之间的关系。1.1.2研究容模拟集成电路设计过程可以分为俩大部分设计的前端和后端。前段设计包括设计电路、输入原理图和仿真电路；后端设计（也可以叫物理设计）包括版绘制版图与其验证。前段设计包括设计电路结构和输入原理图。根据要求参数设计所需电路后，把原理图输入到设计环境中并对其进行电路仿真，也就是对元件尺寸的

16、设计、电路的结构、布局前电路与负载估计进行模拟。在此过程中要求芯片的生产厂家提供出可以模拟库文件以便用于仿真。分析电路主要还包括瞬态分析、直流分析、交流分析、温度分析、模拟参数分析、噪声分析等。如果仿真结果完全符合了设计的要求以后就可以将电路提供给后端从而进行版图方面的设计。后端中在绘制完成版图后最初要通过版图的一些验证，版图的验证包括版图与电路原理图的对比验证（LVS; Layout Versus Schematic）、电气规则的检查（ERC; Electrical Rule Check）、设计规则的验证（DRC; Design Rule Check）。DRC验证是对电路的一些布局进行几何空

17、间的验证从而保证厂家在工艺技术方面可以实现线路的连接；ERC验证用来检查电气连接中的一些错误，像电源和地是否短路、器件是否悬空等等所制定的一些电特性。在设计的规则检查中包括了ERC检查的规则，一般来说只需要LVS和后仿真能够通过，ERC都不会有问题，所以ERC验证不经常出现，而厂家也就不会提供出ERC的规则文件。LVS验证是把电路图与版图作一个拓扑关系的对比，从而检查出在布局前后元件值、衬底的类型是否相符，电路连接的方式是否保持一致。版图中的一些寄生元件将对集成电路的某些性能产生严重的影响。因此必须要对从版图中提取出来的网表（其中包含着寄生元件）进行仿真，此过程称为后仿真。最后的模拟验证是将包

18、含有寄生效应的整个电路加进输入信号。通过了电气规则的检查，设计规则的检查，电路抽取的验证和后仿真，就可以提交各芯片厂家试流片了。在严格按照设计程序进行电路仿真并通过版图验证和后仿真之后，投片是否成功，关键是看芯片制造厂了。本论文主要分析CMOS集成运算放大各个部分的主要原理；完成对CMOS运放的设计，用Spectre进行仿真模拟，从模拟的结果中推导出各个参量和其决定因素之间的关系，从而确定出符合设计指标所的版图几何尺寸以与工艺参数，建立出从性能指标到版图设计的优化路径。运算放大器的版图设计，是模拟集成电路版图设计的典型，利用Spectre对设计初稿加以模拟，然后对不符合设计目标的参数加以修改，

19、重复这一过程，最终得到优化设计方案。最后根据参数尺寸等进行版图设计以与验证。本设计采用全制定模拟集成电路设计方法，严格根据模拟集成电路的正向设计流程，采用上华0.6umCMOS双多晶双铝CMOS混合工艺设计规则，全部设计过程在Cadence的设计平台上完成。1.2 电路设计流程一般完整的CMOS电路设计包括多个步骤，将它简要分为4步，如图1.1所示。下面对每一步的工作进行简单的说明。首先是确定设计目标。根据目标的需求，以与需要使用的电路工艺，决定具体的电路要求。这些要求包括：增益、电源电压、功耗、带宽、电路面积、噪声、失真、输入输出动态围等。在这里设计者要对目标有清晰透彻的理解，并可通过一些方

20、法如建模等对目标的可实现性进行验证，从而使后续工作能够顺利的进行。其次是构造电路并进行仿真。通常也可以称此阶段为电路设计。但是，这里的“设计”只是整个电路设计流程中的一步。这里要对电路的各个主要性能进行仿真，对不符合要求的参数进行修改，并重新仿真。重复这一过程。使其最终能达到所需要的性能指标。再次是版图的绘制。所谓电路原理图是指器件符号与连线的抽象关系的表示，并不是实际中的电路连接，因此我们必须将电路原理图转化为具有实际物理意义的版图，从而确定出电路各器件以与连线的真实形状。电路原理图中的器件符号被版图中的器件所代替，而原理图中的连线也用版图中的导线来表示，最终电路的形状就被版图的形状所代替了

21、。因此也可以这么说，所见的版图就是需要的电路，最终将版图提交给生产厂家。版图完成之后，把数据交给晶片制造厂进行生产，一般需要经过6至8周的时间，厂家会制造好电路，将芯片返回给设计者。最后是对完成的芯片进行一些测试。在管壳或测试PCB板上封装上芯片，使用测试仪器，通过设计外围电路进行测试，得到所设计电路的测试结果进行对比。图1.1 模拟集成电路设计流程在经过“确定目标电路仿真版图制作流片测试”这4个步骤后，才能算完成了全部的电路设计流程。将最后的测试结果和最初的电路指标进行比较，总结电路设计的结果。从而为下一次的电路设计做准备。1.3 主要工作以与任务分配1.3.1主要工作（1）收集CMOS运算

22、放大器和模拟集成电路版图设计的相关资料。（2）分析CMOS运算放大器电路的构成和基本原理并对其相关电路进行筛选。（3）学习有关参考书籍，掌握有关设计、计算方法。（4）方案论证与比较。（5）电路的单元设计（6）对电路进行仿真和参数分析（7）版图设计与优化。（8）DRC验证与修改仿真。（9）设计总结。1.3.2 任务分配（1）第3周：资料收集与整理。（2）第4周：设计基本原理图，并提交毕业设计开题报告。（3）第5周第8周：对设计的电路进行版图设计。（4）第9周第14周：根据从版图中提取的参数，进行软件仿真。将仿真结果与设计参数进行比较，如不满足设计指标要求，则修改版图，再提取参数、仿真对比，知道满

23、足需要为止。（5）第15周第16周：撰写设计报告，提交符合规的设计报告。（6）第17周：答辩。1.4 小结本小节主要介绍了CMOS运放的研究背景以与研究容，还介绍了模拟集成电路设计的基本流程。使我们对设计模拟集成电路有了初步的了解。最后指出了本次设计主要工作以与主要容。第2章 版图基础知识2.1 版图的设计简介2.1.1 版图的概念版图：就是按照规则画好器件，合理的摆放器件，再用金属线适当的连接。不同的颜色图案表示不同的层次，工艺厂商按照图纸制造掩膜版，掩膜版的层数设计工艺步数和成本。不同的颜色图案层叠起来，从平面图上反应着立体的存在。2.1.2 版图中层的意义为了更好的理解版图的概念，这里介

24、绍MOS管。如图2.1的PMOS管，左侧是电路原理图中的符号，右边是物理结构图。在PMOS管结构图中，包含了P衬底、N阱、P+有源区、栅极下氧化层、多晶硅栅以与引出的G、D、S、B各级的接触孔。实际上，它们是一层一层从下到上叠在一起的。因此，一个MOS管包含了多层结构。图2.1 PMOS符号和物理构造制作MOS管的过程也是按照顺序从下到上依次进行的。换句话说，起初只有一层硅片；然后把N阱制作在P衬底上，这就形成了第二层；把有源区注入N阱中，这就形成了第三层；而作为栅极下的氧化层，要在有源区上产生一层氧化物，这就形成了第四层；在氧化层上增加多晶硅栅，这就形成了第五层；最后把接触孔打在MOS管各级

25、上，通过金属，使MOS管能和其他电路器件相连接，这就形成了第六层。而在MOS管的每一层的制作中又包含若干个步骤。实际上，除了这里提到的这六层外，为了保证制作的可靠性还会适当加入其他物质层。一个电路的制作需要使用多项工艺，执行许多个步骤。这里我们只要知道集成电路是分层制造，器件具有多层的结构。由于集成电路是按层制作出来的，而版图是表示电路实际构造的，也就需要不同的层来表示器件、电路的结构以与连接。这些层是和实际电路的物理层相对应。表2-1列出了版图中常见层的名称以与它的含义。不同的工艺使用的层数不同，但都会包含制作NMOS管和PMOS管需要的各层，以与连接用的金属层。 表2-1 版图中层的定义层

26、名含义N WellN阱，PMOS管在N阱中制造Deep N Well深N阱，做在P型衬底上，在深N阱做P阱P WellP阱，做在深N阱，和P型衬底隔离。当NMOS管做在整个硅片的P型衬底上时，它的衬底一般接最低点位；如果做在P阱，它的衬底可以接任意电位。N SubN型衬底偏置，掺杂浓度高于N阱，用来连接金属导线，给N阱偏置电位P SubP型衬底偏置，掺杂浓度高于P阱，用来连接金属导线，给P阱偏置电位N ActiveNMOS管有源区，做在P型衬底或P阱中P ActivePMOS管有源区，做在N阱中N ImplantN Active的外延，用来保证N Active的精度P ImplantP Act

27、ive的外延，用来保证P Active的精度Poly多晶硅层，可用做MOS管栅极，多晶硅电阻、PIP电容的下级板R dummy标明多晶硅电阻围的冗余层C polyPIP电容的上级板C metalMIM电容的上级板Contact连接第一层金属和下面各层的接触孔Metal 1第一层金属Via 1连接第1层、第2层金属的过孔Metal 2第2层金属Via 2连接第2层、第3层金属的过孔Metal 3第3层金属Via 3连接第3层、第4层金属的过孔Metal 4第4层金属Via 4连接第4层、第5层金属的过孔PAD标明PAD围的冗余层ESD标明ESD电路围的冗余层2.2 CMOS工艺技术2.2.1概述

28、因为对电路性能的许多限制均与制造问题有关，所以在IC电路和版图的设计中，对器件工艺的整体了解证明是必要的。而且，今天的半导体技术要求工艺工程师和电路设计之间经常地交流以熟悉相互的需要，因而必须对工艺的每一个规则有充分的了解。设计集成电路最常采用的两种工艺是双极工艺和MOS工艺。这两大“家族”又分别形成各种各样的小家族，图2.2列出了一些广泛采用的硅集成电路工艺，以前，大多数数字电路和模拟电路的设计都采用双极工艺，但近年来，MOS工艺的应用有了很大的发展。用户对高密度数字电路（如存储器和微处理器）的需 MOS工艺在数字电路中的应用户不断发展的巨大推动力。模拟电路设计师们认识到MOS电路的这一特点

29、后，开始将模拟电路和数字电路设计在同意块集成电路上，这方面已经取得了巨大的成功。图2.2 硅工艺分类2.2.2 CMOS工艺的一些主要步骤2.2.2.1.晶片工艺CMOS工艺在一开始所用到的晶片都必须是具有高质量的。换句话说说，晶片必须生长成为只包含非常少的“缺陷”的单晶硅体。另外此外，晶片需要包含合适的杂质类型以与掺杂的浓度从而满足对电阻率的要求。这类单晶硅生长可以使用“切克劳斯基法”（Czochralski method）来实现：在熔融硅中侵入一块单晶硅的籽晶，接着一边旋转籽晶一边从熔融硅中逐渐地将籽晶拉出来。由此，一个能够切成薄晶片的大单晶“棒”就完成了。随着新一代工艺的诞生，晶片的直径

30、在随之增大，现今已超过了20cm。注意要在熔融硅中掺入杂志来获得所需要的电阻率。然后，晶片被抛光和化学腐蚀，以去除在切片过程中造成的表面损伤。在大多数CMOS工艺中，晶片的电阻率为0.05到0.1.cm，厚度约为500到1000um。2.2.2.2.光刻光刻是把电路版图信息转移到晶片上的第一步。是把某一层从版图上转移到硅片上。通过被精确控制的电子束将该图形“写”在透明玻璃“掩膜版”上。此外，在晶片上涂一层薄层光照后刻蚀特性会发生变化的“光刻胶”。接下来，将掩膜版置于晶片上方，利用紫外线将图形投影到晶片上。曝光区域的光刻胶“变硬”，不透明区域的光刻胶保持“松软”。然后，将晶片放到腐蚀剂中去除“松

31、软”的光刻胶，从而暴露出其下方的硅表面。这一系列操作的过程就称为完成了一次光刻的流程。2.2.2.3氧化硅的一个独有的特性是，可以在其表面生成非常均匀的氧化层面几乎不在晶格中产生应力，从而允许栅氧化层的制造薄到几十埃。除了作为栅的绝缘材外，二氧化硅在很多制造工序中可以作为保护层。在器件之间的区域，也可以生成一层称为“场氧”的厚SiO2层，使后面的工序可以在其上制作互联线。2.2.2.4 离子注入在制造过程的许多工序中，都必须对晶片进行选择性掺杂。最常用的掺杂方法是“离子注入法”。它是通过将杂质原子加速变为高能离子束，再用其轰击晶片表面而使杂质注入无掩膜区域而实现的。2.2.2.5 沉积与刻蚀器

32、件的制造需要各种材料的沉积。这些材料包括多晶硅、隔离互连层的绝缘材料以与作为互连的金属层。在厚绝缘层上生长多晶硅的一个常用方法是“化学气相沉积”（CVD）。这种方法是将晶片放到一个充满某种气体的扩散炉中，通过气体的化学反应生成所需的材料。2.2.3 CMOS制造工艺的基本流程以P阱硅栅CMOS制造工艺的基本流程为例如图2.3图2.3 P阱硅栅CMOS制造工艺的基本流程（1）定义P阱a. 在N型硅衬底表面生长SiO2层；b. #1掩膜版：确定P阱区；c. P阱：硼离子注入；d. 阱区推进约46um阱深。 （2）确定有源区a. #2掩膜版，确定有源工作区；b. 有源区表面热生长薄氧化层约500 （

33、3）确定多晶硅栅a. #3掩膜版，确定多晶硅区；b. 淀积多晶硅。（4）PMOS管源漏区形成#4掩膜版（正版），确定PMOS FET的源漏区；b. 硼离子注入或硼杂质扩散形成PMOS管的源区和漏区。 （5）NMOS管源漏区形成 #5掩膜版，即#4掩膜版（负版）确定NMOS管的源漏区；b. 砷或磷离子注入或杂志扩散，形成NMOS管的源区和漏区。（6）引线孔 a. 淀积场SiO2层；b. #6掩膜版确定引线孔区。 c. 蒸发铝金属层。（7）铝引线形成#7掩膜版确定铝引线图形。 2.3 设计规则画版图就是根据电路原理图，将版图中的各层的几何图形组成对应器件，并按照一定的关系将它们连接起来。如图2.5

34、（a）所示，这是一个PMOS管版图，它包含N阱、栅、P+有源区、P+衬底偏置和接触孔5层，由大小不等的长方形和正方形组合而成。各层图形之间满足一定的尺寸和相对位置的约束。 图2.5 PMOS管的版图为了确保制造出芯片的合格就是这些约束的目的。在集成电路制作过程中，需要准确定位每一层的位置、形状，然后通过各种工艺将这一层产生出来。而生产过程中的物理化学反应和机器的精度限制了器件中各层的最小尺寸，以与层与层之间的位置关系。所有的这些约束条件合在一起就是画版图时需要遵守的设计规则。如图2.5（b）所示的其他几个图给出了错误的PMOS管版图。图2.5（b）的P Active画出了N阱，图2.5（c）的

35、N Sub和P Active距离太近，图2.5（d）的P Active和Poly太近，图2.5（e）的Poly和接触孔太近，图2.5（f）的P Active太窄，P Active和接触孔的距离太近。这些都违反了设计规则，在电路制作中将产生问题。下面给出了和MOS管相关的Active层、Poly层、Sub层和Contact层主要的设计规则。表2-2是Active（有源区）和Sub（衬底偏置）的设计规则，对应图2.6。表2-3是Poly的设计规则，对应图2.7表2-2 Active层和Sub层版图规则规则标号规则描述单位R1Active区最小宽度umR2Sub区最小宽度umR3同类型（N型或P型）

36、Active区/Sub之间的最小间距umR4不同类型（N型货P型）Active区/Sub之间的最小间距um图2.6 Active层和Sub层的设计规则表2-3 Poly版图规则规则标号规则描述单位G1栅极多晶硅（Gate Poly）最小宽度umG2非栅极多晶硅（Non-Gate Poly）最小宽度umG3Gate Poly之间的最小间距umG4Non-Gate Poly之间的最小间距umG5Gate Poly伸出Active区的最小延伸长度umG6Active伸出Gate Poly区的最小延伸长度umG7Non-Gate Poly和Active之间的最小间隔um 图2.7 Poly层的设计规则

37、表2-4Contact版图设计规则标号规则描述单位C1Contact的尺寸umC2Contact间的最小间隔umC3Active区/Sub区包含Contact的最小长度umC4Poly包含Contact的最小长度umC5Active区/Sub区上的Contact和Gate Poly之间的最小间隔umC6Active区/Sub区上的Contact和Non-Gate Poly之间的最小间隔umC7Active区/Sub区上的Contact和带有Contact的Poly之间的最小间隔umC8Poly上的Contact和Active/Sub区的最小间隔um图2.8 Contact层的设计规则2.4 M

38、OS集成运放的版图设计 MOS运放的版图设计过程；先进行电路分析，计算出各端点的电压与各管的电流，从而求出各管的W/L，进而设计各管图形，进行布局、布线，完成版图设计。版图设计的一般要求如下：布局要合理。布局是否合理将对许多指标产生重要影响，考虑布局合理性的标准是：各引出端的分布是否与有关电路兼容（既要通用）；有特要求的单元（如输入对管等）是否作了合理的安排；布局是否紧凑；温度分布是否合适。单元配置适当。即逻辑门乃至管子的安放位置和方向要合适，它不仅包括单元具体形状的确定，也包括单元方位的选择。例如，对于一定尺寸的管子或反相器，究竟画成什么形状，按什么方向安放，可有多种方式，不同做法将对于电路

39、性能、芯片面积紧凑程度、连线长度等产生很大影响。由于CAD已广泛用于集成电路的版图设计，所以在设计中应尽量使用重复单元，以便于计算辅助设计和差错。布线要合理。这点在MOS运放版图设计中较为重要，这不仅是因为电路中布线所占的面积往往是其元件总面积的好几倍，而且由于小尺寸MOSFET构成的电路线延迟是最小的，此时布线的RC时间常数将是电路工作速度的主要限制因素。对于硅栅MOS集成电路，由于已经有了两层（有时也叫一层半）布线，通常不再把避免或减小布线交叉作为重要的布线指标。在硅栅MOS集成电路中，主要的布线是铝线和多晶硅线，通常是以一种作为水平方向布线，而另外一种作为垂直方向的布线。这样做，不仅可以

40、是版面规整，而且可以减小两层间的寄生电容。要根据流过电流的大小与性能要求，选择连线种类。要尽量减小布线长度，特别是减小细连线的长度。对于电源线和地线，必须保证足够的宽度，且应是网状或枝状布满整个芯片。对于那些要防止互相引起串扰的布线，一定要远离，不可靠拢并行。由于整个硅片表面起伏不平，因此在铝布线时，尽量避免铝线的爬坡梯度过大，由最低处到最高处要分几个台阶过渡。为便于检查工艺质量，版图上要安排大量的测试图形，此外，在MOS运放的设计中，对电路中对称部分，如输入差分放大器，在版图上尽量对称（包括尺寸、位置、方向等），以减小输入失调。为了减小S,D,G区面积，沟道宽度W大的MOS管，多采用U形栅布

41、局。为保证电阻比和电容比的精度，不同数值的电阻和电容，通过重复采用单位电阻和电容图形来实现。2.5 小结由于想采用CMOS技术来设计模拟集成电路，所以这一章介绍了CMOS工艺过程，为了了解这一工艺的基本要素，我们描述了半导体的制造步骤，包括扩散、离子注入、淀积等。在进行上述加工步骤过程中我们通过光刻的方法，使得每一步骤只在硅片的某一限定区域进行。最后对CMOS的版图设计做了初步的介绍。第3章 CMOS运算放大器简介3.1 概述图3.1的框图给出了运放的主要部件。CMOS运放同双极型运放的结构很相似。差分跨导级构成了运放的输入级，有时还起从双端差分输入到单端输出的变换作用。通常，整个电路的增益，

42、一大部分是由输入差分级提供的，它还可以改善噪声性能和每降低输入失调。第二级一般采用反相器。当差分输入级没有完成差分-单端变换时，就由第二级反相器来完成。如果该运放需要驱动低阻负载，则在第二级后面再接一个缓冲级，以降低输出阻抗并增大输出信号摆幅，偏置电路是给晶体管建立适当的静态工作点。要用补偿来稳定闭环特性图3.1 运算放大器框图理论上说，运放的差模电压增益为无限大，输入阻抗也是无限大，输出阻抗为零。但实际的运放性能只能接近这些值。在大多数采用无缓冲CMOS运放的实例中，开环增益达5000多就足够大了。3.2两级CMOS运算放大器优点：单级运算放大器输出对管产生的小信号电流直接流过输出阻抗，因此

43、单级电路增益被抑制在输出对管的跨导与输出阻抗的乘积。在单级放大器中，增益是与输出摆幅是相矛盾的。要想得到大的增益我们可以采用共源共栅结构来极提高输出阻抗的值，但是共源共栅结构中堆叠的MOS管不可避免地减少了输出电压的围。因为多一层管子就要至少多增加一个管子的过驱动电压。这样在共源共栅结构的增益与输出电压围相矛盾。为了缓解这种矛盾引进了两级运放，在两级运放中将这两点各在不同级实现。如本文讨论的两级运放，大的增益靠第一级与第二级相级联而组成，而大的输出电压围靠第二级这个共源放大器来获得。3.3 两级运算放大器原理简单分析图3.2 两级CMOS运算放大器的电路图图3.2中有多个电流镜结构，M5, M

44、8组成电流镜，流过M1的电流与流过M2电流，同时M3，M4组成电流镜结构，如果M3和M4管对称，那么一样的结构使得在x，y两点的电压在Vin的共模输入围不随着Vin的变化而变化，为第二极放大器提供了恒定的电压和电流。本次在画版图时，把整个电路分成5个部分，其中差动放大器这部分又分成两个小不封，如图3.2.1所示图3.2.1 差动放大器这是一个差动放大器，其作用是差分输入、电位移动、双端到单端转换与提供增益。使用差动信号优点是：能有效抑制共模噪声，输出电压摆幅是单端输出的两倍，偏置电路简单，输出线性度高。图3.2.2 电流镜有源负载M3，M4充当2个负载，只是他是有源负载，为什么要用有源负载，我

45、们知道在集成电路中，不能使用过大的电阻，而且|Av|gmRc也就是说Rc增大，直流功耗也增大，对电源电压的要求也会提高。因此Av的增加受到Rc取值的限制。 图3.2.3 差分对M1，M2就是一个差分对。以上就是差动放大器这部分图3.2.4其中M5为第一级提供恒定偏置电流。在模拟IC中，恒流源是使用得最多的一种单元格，使用恒流源不但符合在IC中多用有源器件的原则，而且恒流源作偏置电路还具有工作点对温度和电源电压变化不敏感的优点。恒流源作放大器的负载时增益很高，输出的动态围大。M7就是一个简单的输入管，M8严格来说他更多是承担一个稳定基极电流，是M5的偏置电流更稳定。图3.2.5输出级放大电路由M

46、6、M7组成。M6为共源放大器，M7为其提供恒定偏置电流同时作为第二级输出负载。相位补偿电路由Cc构成，Cc作为密勒补偿电容。此外从电流与电压转换角度对电路进行分析也许更便于理解。M1和M2为第一级差分输入跨导级，将差分输入电压转换为差分电流。M3和M4为第一级负载，将差模电流恢复为差模电压，M6为第二级跨导级，将差分电压信号转换为电流，而M7再将此电流信号转换为电压输出。3.4 小结本章介绍了CMOS运放的基本原理并对各个部分进行了简单分析。还简单介绍了两级CMOS运放的优点。第4章 CMOS运算放大器的仿真4.1 概述仿真是运放设计的一项重要容，运放的仿真与运放的应用环境是不可分割的，在仿

47、真之前一定要首先确定运放的实际负载，包括电阻、电容负载，还应包括电流源负载，只有负载确定之后，仿真出的结果才是有意义的；不同的应用场合对运放的性能指标要求也不一样，并不需要在任何时候都要将运放的所有指标都进行仿真，所以，在仿真之前要明确应该要仿真运放的哪几项指标，哪几项指标是可以不仿真的。在仿真时，要对不同的指标分别建立仿真电路，这样有利于电路的检查；DC、AC分析是获得电路某一性能指标信息的一种手段，它需要一些相关的条件来支持，当我们忽略了某一条件或根本没有弄清还有哪些条件时，DC、AC分析的结果就可能与实际情况不一致，导致错误的发生。瞬态仿真则是反映出电路工作的现象，只有瞬态仿真通过，才能

48、说明电路具备了相应的能力。如：我们在仿真运放的频率特性时，所设计的仿真电路是建立在输入源的输出电阻为零（或很小）的基础之上，此时仿真出的运放稳定性很好，但如果实际电路前级的输出电阻不为零（此时应考虑运放输入级的寄生电容），这时，在做实际电路的瞬态仿真时，会发现输出有较大的过冲，瞬态仿真必不可少！而且，每一个AC、DC分析结果都可以用瞬态仿真加以验证。4.2 MOS运算放大器技术指标总表表4-1 MOS运算放大器技术指标总表参数类别符号参数名称单位直流Icc电源电流mA正向跨导us线性输入围V跨导与偏置电流的比值I/VICMR共模输入围V输入失调电压Mv输入失调电压温度系数uV/输出峰峰电流mA

49、输出峰峰电压V交流开环增益dBGBW单位增益带宽MHzPM相位裕度PSRR电源电压抑制比dBCMRR共模抑制比dB差模输入电阻k输出电阻k瞬态SR转换速率V/us建立时间THD总谐波失真全功率带宽极限VCC电源电压V允许功耗mW差模输入电压围V偏置端直流输入电压V4.3仿真数据4.3.1 DC分析图4.1 Vout、M5管电流、M7管电流、Vx与Vy与输入共模电压变化的关系4.3.2测量输入共模围运算放大器采用如图4.2所示的单位增益结构来仿真运放的输入共模电压围，即把运放的输出端和反相输入端相连，同时输入端加直流扫描电压，从负电流扫描到正电源。得到的仿真结果如图4.4所示（利用MOS管的GD

50、极性相反来判断放大器的同相端与反相端） 图4.2 测量共模输入围的原理图 图4.3测量共模输入围的电路图4.4 运放的输入共模电压围4.3.3 测量输出电压围在单位增益结构中，传输曲线的线性受到ICMR限制。若采用高增益结构，传输曲线的线性部分与放大器输出电压摆幅一致，图4.5为反相增益为10的结构，通过RL的电流会对输出电压摆幅产生很大的影响，图4.7为输出电压围。图4.5 测量输出电压围的原理图图4.6测量输出电压围的电路图图4.7输出电压的围4.3.4 测量增益与相位裕度相位裕度是电路设计中的一个非常重要的指标，用于衡量负反馈系统的稳定性，并能用来预测闭环系统阶跃相应的过冲，定义为：运放

51、增益的相位在增益交点频率时（增益幅值等1的频率点位增益交点），与-180相位的差值。 图4.8测量增益与相位裕度的原理图图4.9 运放的交流小信号分析从图中看出，相位裕度63，增益66dB，增益指标未达到，单位增益带宽仅有4GB左右。4.3.5 电源电压抑制比测试因为在实际使用中的电源也含有纹波，在运算放大器的输出中引入很大的噪声，为了有效抑制电源噪声对输出信号的影响，需要了解电源上的噪声是如何体现在运算放大器的输出端的。把从运放输入到输出的差模增益除以差模输入为0时电源纹波到输出的增益定义为运算放大器的电源抑制比，式中的Vdd=0，Vin=0指电压源和输入电压的交流小信号为0，而不是指它们的

52、直流电平。需要注意的是，电路仿真是，认为MOS管都是完全一致的。没有考虑制造时MOS管的失陪情况，因此仿真得到的PSRR都要比实际测量时好，因此在设计时要留有余量。图4.10 测量电源抑制比的原理图图4.11（a） 正PSRR的测试结果图4.11（b）负PSRR的测试结果我们可以计算出低频下正电源抑制比（PSRR+）为83.24dB，负电源抑制比为（PSRR-）为83.24dB。4.3.6 运放转换速率和建立时间分析 转换速率是指输出电压变化的极限，它由所能提供的对电容充放电的最大电流决定一般来说，摆率不受输出级限制，而是由第一集的源/漏电流容量决定。建立时间是运算放大器受到小信号激励时输出达

53、到稳定值（在预定的荣差围）所需的时间，较长的建立时间意味着模拟信号处理速率将降低。为了测量转换速率和建立时间，将运算放大器输出端与反相输入端相连，如图4.12所示，输出端接10pF电容，同相输入端加高、低电平分别为+2.5V和2.5V，周期为10us无时间延迟的方波脉冲。因为单位增益结构的反馈最大，从而导致最大的环路增益，所以能用做最坏情况测量，因此采用这种结构来测量转换速率和建立时间。得到的仿真如图4.13由图4.13可以看出，建立时间约为0.5us，在图中波形的上升或下降期间，由波形的斜率可以确定摆率。经计算得，上升沿的转换速率SR+为11.6V/us，下降沿的转换速率SR-为10.5V/

54、us。 图4.12 测量转换速率和建立时间的原理图图4.13 测量摆率和建立时间的电路图图4.14 摆率与建立时间4.3.7 CMRR的频率响应测量差动放大器的一个重要特性就是其对共模扰动影响的抑制能力，实际上运算放大器即不能是完全对称的，电流源的输出阻抗也不可能是无穷大，因此共模输入的变化会引起电压的变化，Vout，Vin,cm是指共模输出端和共模输入端的交流小信号，而不是它们的直流偏置电压。绘制电路图时，无法体现由于制造产生的不对称性，因此采用保留余量的方法。注意，同相反相端加入一样的小信号电压Vcm。图4.15 测量CMRR的原理图图4.16 放大器的CMRR的频率响应曲线从图中可以得到

55、电路的共模抑制比为81.5dB。在100KHz以下CMRR是相当大的。可以看出，PSRR在高频处开始退化，这也是两级无缓冲运算放大器的缺点。4.4 小结本章主要介绍了仿真的概念。并通过Spectre对CMOS两级运算放大器进行了仿真。主要包括直流仿真、交流仿真和瞬态仿真。并根据仿真结果对CMOS运放做了简单修改以使其达到设计目标。第5章 算放大器版图设计5.1 Cadence使用说明（1）在命令行中键入以下命令icfb&（回车键），其中&表示后天工作。icfb调出Cadence软件。出现的主窗口如图5.1所示； 图5.1（2） File菜单在File菜单下，主要的菜单项有New、Open、Ex

56、it等。Library（库）的地位相当于文件夹，它用来存放一整个设计的所有数据，像一些单元以与子单元中的多种视图。Cell可以是一个简单的单元，像一个与非门，也可以是比较复杂的单元。New菜单项的子菜单下有Library、Cellview两项。Library项打开New Library窗口。图5.2 建立库（library）：窗口分Library和Technology File两部分。Library部分有Name和Directory两项，分别输入要建立的Library的名称和路径。如果只建立进行SPICE模拟的线路图，Technology部分选择Dont need a techfile选项。如

57、果在库中要创立掩膜版或其它的物理数据（即要建立除了schematic外的一些view），则须选择Compile a new techfile (建立新的techfile)或Attach to an existing techfile（使用原有的techfile）。图5.3 建立单元文件，在Library Name中选择存放新文件的库，在Cell Name中输入名称，然后在Tool选项中选择Composerschematic。当然在Tool工具中还有很多别的工具，常用的象Composersymbol、virtuosolayout等，分别建立的是symbol、layout的视图。在Library

58、path file中，是系统自建的library path file文件的路径与名称。建立新cell 点击OK就进入virtuoso editing窗口，如下图图5.4 Cadence 编译环境修改最小引动距离，与工艺有关方便后期制作。按e打开Display Options修改X Snap spacing和Y Snap spacing 。本次版图设计设置的最小移动距离0.05。5.2 版图设计在画版图之前，我们先回顾下版图的分层与连接。大多数的电路版图有四种基本分层类型：（1） 导体：这些层是导电层，因为他们能够传送信号电压。扩散区、金属层、多晶硅以与阱层都属于此类。（2） 隔离层：这些层是用

59、于隔离的层，它在垂直方向和水平方向上将各个导电层互相隔离开来。无论是在垂直方向还是再水平方向上都需要进行隔离，以此来避免个别电气节点之间产生“短路”现象。（3） 接触和通孔：这些层用于确定绝缘层上的切口。绝缘层用于隔离，并且允许上下层通过切口或“接触”孔进行连接，像金属通孔或者接触孔就是这类的例子。（4） 注入层：这些层并不明确的规定一个新的分层或者接触，而是去定值或改变已经存在的导体的性质。例如，PMOS晶体管和NMOS晶体管的扩散区或有源区是同时被确定的。P+掩膜用于创建P+注入区，它可以通过使用P型注入而使某一扩散区成为P型区。以上四种类型的层结合起来使用，就可以创建晶体管器件、电阻、电容以与互连。 5.3 CMOS运放版图5.3.1 差动放大器版图这里我们主要介绍差动放大器的版图。差动放大器要求很好的对称性和匹配性。而此差动管又是由两个管子构成的。所以我在这里使用了四方交叉的方式来画着两个管子。四方交叉非常适合用于两个管子需要高度对称的情况。我们将每个管子一分为二，然后把他们按通过一共心点的对角线方向布置。每条对角线方向上的两个半并联了起来，所以这两半合在一起就像一个器件那样工作。四方交叉看起来就像是一个四方盒子。这