组成原理与系统结构教案设计

《组成原理与系统结构教案设计》由会员分享，可在线阅读，更多相关《组成原理与系统结构教案设计（40页珍藏版）》请在装配图网上搜索。

1、word某某工程大学邮电与信息工程学院教 案课程名称：组成原理与系统结构授课教师：王继鹏授课对象：10计算机专1授课学期：2011-2012学年度第一学期总学时：54学期学时：54制定时间：2011年8月24 / 40第 1 次课教案一、讲授内容计算机组成与系统结构绪论二、教学目的与要求学生掌握、了解的要点1、了解本门课程的主要研究对象2、掌握计算机系统的根本构成 3、了解计算机系统结构与其分类三、教学重点计算机的硬件，层次结构，计算机的开展简史与应用，计算机中常用的组合逻辑电路与时序逻辑电路四、教学难点计算机的硬件，层次结构，时序逻辑电路五、本讲计划学时与时间分配计划学时：2学时时间分配：介

2、绍本门课程的主要研究对象 约10分钟计算机系统的根本构成 约40分钟计算机系统结构与其分类 约50分钟六、实施步骤多媒体、板书、教具与图表等说明1、数字电路根底1模拟量和数字量2数字系统采用二进制代码3逻辑值的根本运算4逻辑代数的特点5逻辑代数运算法如此1.2 常见的门电路1根本门电路2根本门电路符号3逻辑门电路的分类4简要介绍触发器、半加器、全加器、移位存放器、计数器等5编码器和译码器6) 数据选择器2、数字计算机的根本组成2.1 计算机的硬件结构1) 根本概念：ALU，存储器读、写、访问，容量字、字节，字长，指令，程序，CPU，主机，总线2) 输入输出设备输出设备：显示器，打印设备，绘图仪

3、输入设备：键盘，鼠标器外存储设备：硬盘，光盘2.2 计算机软件1) 系统软件操作系统，编译程序，解释程序2应用软件3虚拟机(virtual machine)计算机的逻辑视图4软件与硬件的等效性2.3 计算机语言与其编译机器语言：000 001 010汇编语言：ADD R1, R2高级语言：A=A+B应用语言：SQL3、计算机系统的历史与开展ENIAC美国第一台由程序控制的电子数字计算机全电子，不存储程序，十进制EDVAC二进制，存储程序，冯诺依曼结构IBM、DEC、Cray、Intel电子管、晶体管、集成电路、大规模集成电路和超大规模集成电路七、课外学习辅导安排与作业布置无第 2 次课教案一、

4、讲授内容数制与其转换，定点数编码二、教学目的与要求学生掌握、了解的要点1、掌握数制之间的转换2、掌握定点数的编码方法三、教学重点二进制与十进制、八进制、十六进制之间的转换。原码、反码、补码、移码的编码方法四、教学难点定点数的编码五、本讲计划学时与时间分配计划学时：2学时时间分配：数制之间的转换 约50分钟定点数的编码方法 约50分钟六、实施步骤多媒体、板书、教具与图表等说明1、数制与其转换1十进制数2二进制数3r进制数数制转换：1将二进制数转换成八进制数2将二进制数转换成十六进制数3将八进制数转换成二进制数4十进制数转换成二进制数2、定点数的编码1根本概念机器数：计算机中表示的二进制数据真值：

5、一个机器数所代表的实际数值定点数：定点整数，定点小数2原码表示法：编码方法：符号位加数值位，正数符号位为0，负数符号位为1求值方法：x = (-1)x0(x12n-1 + xn-12 + xn)数值X围：-2n +1 x 2n -13补码表示法编码方法一：正数的补码在其二进制代码前加上符号位0，负数的补码是将二进制代码前加0后按位取反，然后在最低位上加1。编码方法二：从最低位开始，对遇到的0和第一个1取其原码，从第一个1以后开始直到最高位均取其按位反码。4反码表示法编码方法：正数的反码与原码一样，负数的反码是将二进制位按位取反数值X围：-2n +1x 2n -1定点小数：-1 + 2-nx 1

6、-2-n零有两个编码：0000和11115移码表示法编码方法：x移 = 2n+x数值X围：-2nx2n - 1特点：符号位：1表示正号，0代表负号，0有惟一的编码，保持了数据原有的大小顺序，定点小数没有移码定义6数据真值与数据编码的区别 数据的真值中可以把最高位的0省略 数据编码中不能忽略任何位置上的0或1 数据编码的最高位代表数据的符号 数据真值的最高位如此不代表符号 x表示真值 xxx表示编码七、课外学习辅导安排与作业布置第 3 次课教案一、讲授内容浮点数编码与非数值数据编码二、教学目的与要求学生掌握、了解的要点1、掌握浮点数编码方法2、了解非数值数据编码方法三、教学重点浮点数编码方法，浮

7、点数标准(IEEE754)四、教学难点浮点数的编码，浮点数标准(IEEE754)五、本讲计划学时与时间分配计划学时：2学时时间分配：浮点数编码方法 约40分钟非数值数据编码方法 约50分钟六、实施步骤多媒体、板书、教具与图表等说明1、浮点数的编码构成：阶码E，尾数M，符号位S，基数RN = (-1)SMRESEM其中，E的编码：移码或补码； S与M的编码：原码或补码； R进制的含义：多个二进制位构成一组，代表一个R进制位对于不同进制的数进展规格化：1基数为2的浮点数规格化：尾数的绝对值在1/2到1之间2基数为R的浮点数规格化：尾数的绝对值在1/R到1之间对于不同编码方式的数进展规格化：1原码：

8、数据位的最高位为12、浮点数的表示X围浮点数有如下特点：浮点数的溢出表现为阶码的溢出。溢出分为两种： 浮点数的上溢(overflow) 数据大于阶码所能表示的数据 浮点数的下溢(underflow) 数据小于阶码所能表示的数值时3、IEEE754标准三种格式：短实数、长实数、临时实数无定义数据(NaN)：发信号的NaN，不发信号的NaN无穷大：+INF, -INF规格化数(-1)s1.f2e-127非规格化数 (-1)s0.f2e-1264、非数值数据的编码方法1西文字符的编码：ASCII码2汉字的编码输入码：数字编码、拼音码和字形码机内码：用于汉字信息存储、交换、检索等操作3图形图像数据的编

9、码语音数据：16位定点数图像数据七、课外学习辅导安排与作业布置第 4 次课教案一、讲授内容检错码与纠错码二、教学目的与要求学生掌握、了解的要点1、掌握检错码和纠错码的编码原理和方法三、教学重点检错码和纠错码的检错原理和方法四、教学难点检错码和纠错码的检错和纠错原理五、本讲计划学时与时间分配计划学时：2学时 时间分配：奇偶校验码 约20分钟 海明码 约40分钟 循环码 约40分钟六、实施步骤多媒体、板书、教具与图表等说明1、奇偶校验码1奇校验：保证一串信息代码中，1的个数为奇数xk+1 = x1 + x2 + + xk + 1 mod 22偶校验：保证一串信息代码中，1的个数为偶数xk+1 =

10、x1 + x2 + + xk mod 22、海明码海明码可以检测出2位错误，并能纠正1位错误。其原理是，在一个数据位组中参加几个检验位，增加数据代码间的码距，当某一位发生变化时就会校验结果发生变化，不同的代码位上的错误信息会得出不同的校验结果。3、循环码定义线性码中假如一个n位编码V = vn-1 , vn-2 , , v1, v0是码C的一个码字，那么V向右循环移动一位后的n位编码V1 = v0, vn-1,v2,v1也是码C的一个码字。码字多项式表示V(x) = vn-1xn-1 + + v1x + v0二进制多项式 多项式的系数是一位二进制数循环码的特性 生成多项式可整除循环码多项式循环

11、码纠错原理：编码时使得合法码字多项式包含生成多项式因子在进展校验时看编码是否能整除生成多项式 编码不能整除生成多项式说明编码中出现了错误 根据不同的余数值可以判断是哪一位出现了错误1求余法： = Q(x) + xrB(x) = Q(x)G(x) + R(x)等式两边加上R(x)xrB(x) + R(x) = Q(x)G(x)2生成多项式法用信息多项式乘以生成多项式七、课外学习辅导安排与作业布置第 5 次课讲稿一、讲授内容定点数运算与浮点数运算二、教学目的与要求学生掌握、了解的要点1、掌握定点数的算术运算与逻辑运算2、掌握浮点数的运算方法三、教学重点定点数运算与浮点数运算四、教学难点浮点数运算五

12、、本讲计划学时与时间分配计划学时：2学时 时间分配：定点数的算术运算 约30分钟溢出检测 约30分钟定点数乘法 约40分钟六、实施步骤多媒体、板书、教具与图表等说明1、定点数的加减法运算1补码加法根据补码加法公式，补码可以直接相加。x补 + y补 = x+y补 (mod 2)2补码减法根据补码减法公式，补码可以直接相减。x-y补 = x补 - y补= x补 + -y补 (mod 2)2、数据溢出与其检测方法一：符号位判断方法二：双符号位判断方法三：判断符号位与最高数值位防止数据溢出的方法：增加数据的表示位数3、定点数的乘法手工进展乘法运算步骤可归结如下： 将符号位与数值位分开进展运算 运算结果

13、的数值局部是乘数和被乘数数值位的乘积 运算结果的符号位是乘数和被乘数符号位的异或 乘法过程可以用循环加法实现 当乘数的指定位为1时，将被乘数放到加法操作的相应位置; 当乘数的指定位为0时将全0放到加法操作中。 每次加法后进展移位操作。1原码乘法：2补码一位乘法不存在补码乘法公式，对于补码一位乘法采用的是BOOTH算法，其规如此如下： Booth算法操作表示yiyi+1操作说明00无处于0串中，不需要操作01加x1串的结尾10减x1串的开始11无处于1串中，不需要操作七、课外学习辅导安排与作业布置作业：2.25 2.27 第 6 次课教案一、讲授内容定点数运算与浮点数运算二、教学目的与要求学生掌

14、握、了解的要点1、掌握定点数的算术运算与逻辑运算2、掌握浮点数的运算方法三、教学重点定点数运算与浮点数运算四、教学难点浮点数运算五、本讲计划学时与时间分配计划学时：2学时 时间分配：恢复余数法 约40分钟 加减交替法 约30分钟 逻辑运算 约30分钟六、实施步骤多媒体、板书、教具与图表等说明1、二进制除法1恢复余数法2加减交替法原理： 除数每一步运算所得的余数ri = 2ri-1 - y。 当ri 0时，ri+1 = 2ri - y，上商1。 如果ri0，上商0，并加y，然后左移一位，再做减y运算，得到ri+1，即ri+1 = 2(ri+y)-y = 2ri + y。2、逻辑运算1按位运算：分

15、别考虑每一位信息按位的逻辑与、逻辑或、逻辑非2移位运算逻辑移位，算术移位，循环移位，左移，右移。3、浮点数运算 1浮点数加减法运算：五个步骤对阶，尾数加减，规格化左规，右规，舍入截去、0舍1入、冯诺依曼舍入，检查溢出七、课外学习辅导安排与作业布置第 7 次课教案一、讲授内容存储器芯片二、教学目的与要求学生掌握、了解的要点 1、掌握存储芯片的构成 2、理解RAM，ROM存储一位二进制数据的原理三、教学重点存储芯片的构成四、教学难点 SRAM存储一位二进制数据的原理五、本讲计划学时与时间分配计划学时：2学时 时间分配： 存储芯片的构成 约40分钟RAM，ROM存储一位二进制数据的原理 约60分钟六

16、、实施步骤多媒体、板书、教具与图表等说明1、存储器芯片的分类1 静态存储器芯片2 动态存储器芯片3 只读存储器芯片4 相联存储器等2、静态存储器芯片一位静态存储器芯片结构图它是一个触发器结构，存储的数据表示为由晶体三极管T1和T2构成的双稳态电路的电平，VCC为电源，VSS为地信号。电路中T3和T4是与T1和T2互补的晶体管，T5和T6用于将存储单元与外部电路连接或者隔离，由字选通信号和互补的位选通控制。3、动态存储器一位动态存储单元结构图它是利用MOS晶体客的高阻抗特性和电容器可以直接构成存储单元。这种存储单元利用电容器存储电荷的特性来存储数据。用一个晶体管控制数据的读写。这种单管存储单元由

17、一个晶体管和一个电容组成。CD是数据线上的分布电容。同样可将存储单元构成一个阵列，加上一些辅助电路构成动态存储器芯片。4、只读存储器上述静态存储器和动态存储器的共同特点是，当电源撤消时，存储的数据也随之丢失，因此称为挥发性存储器。在半导体存储器中，只读存储器ROM是非挥发性的存储器。只读存储器是一咱只能读取数据不能写入数据的存储器。它用于存储计算机中一些固定的信息，如系统程序的核心。只读存储器构成，图见PPT：为了使用户能够写入自己的数据，可以采用可编程的ROM，即PROM。PRRROM通过在晶体管的发射极与列选通线之间用熔丝进展连接，从而实现可编程的数据存储。许多应用场合需要在线更新只读存储

18、器中的数据，为此开发了一种能够用电子的方法擦除其中的内容的EPROM，称为电可擦写PROM，即EPROM。七、课外学习辅导安排与作业布置无八、其他特色、体会与其他说明无第 8 次课教案一、讲授内容存储器的构成二、教学目的与要求学生掌握、了解的要点1、掌握存储器的根本构成2、掌握存储字扩展、位扩展、字位扩展法三、教学重点存储器芯片容量扩展四、教学难点字扩展、位扩展、字位扩展法五、本讲计划学时与时间分配计划学时：2学时 时间分配：存储器的根本构成 约20分钟 位扩展 约20分钟 字扩展 约30分钟 字位扩展 约30分钟六、实施步骤多媒体、板书、教具与图表等说明1、位扩展法也称为位并联法，各芯片采用

19、一样的地址信号，数据线分别连接到数据总线上的相应位。如如下图所示。图中用32个容量为256K*1位的存储器芯片，构成一个容量为256K*32位的存储器，即有256K字，每个字都是32位的存储器。位扩展法主要是为了解决CPU的数据位数与存储器芯片的数据位数不一致的问题。存储器芯片的数据位数一般较少，需要用位扩展的方法增加其数据位数。2、字扩展法字扩展法只在字的方向上进展扩大，而位数不变。字扩展法主要是为了增加存储器芯片的存储字数，CPU能够访问的地址空间一般是很大的，一片存储器芯片的字数往往小于CPU的地址空间。这时用字扩展的方法可以增加存储器的字数，而每个字的位数不变。字扩展法将地址分成两局部

20、，一局部送到各存储器芯片，一局部经过译码送到存储器的片选输入端CE。CPU的访存请求信息MERQ可作为译码器的输出控制信号。CPU的读写控制信号WE作为存储器芯片的读写控制信号。各存储器的数据线中的相应位连接在一起。3、字位扩展法字位扩展法是上述两咱扩展方法的组合，既在位方向进展扩展，又在字方向进展扩展。七、课外学习辅导安排与作业布置第 9 次课教案一、讲授内容高速缓冲存储器cache二、教学目的与要求学生掌握、了解的要点 1、理解访存局部性原理 2、掌握三种地址映像方法 3、掌握替换策略与更新策略三、教学重点访存局部性原理，地址映像方法四、教学难点地址映像五、本讲计划学时与时间分配计划学时：

21、2学时 时间分配：访存局部性原理 约20分钟 直接相联地址映像 约40分钟 全相联地址映像 约40分钟六、实施步骤多媒体、板书、教具与图表等说明1、访存局部性原理从大量的统计中可以得到这样一个访存规律：程序对存储空间的90%的访问局限于存储空间的10%的区域中，而另外10%的访问如此分布在存储空间的其余90%的区域中。时间局部性：如果一个存储单元被访问，如此可能这个存储单元会很快再次被访问。空间局部性：如果一个存储单元被访问，如此这个存储单元与其邻近的单元可能很快被访问。2、高速缓冲存储器cache1根本概念 命中，命中率，失效，失效率2高速缓冲存储器设计中要考虑的问题是：a) 主存中的块放入

22、到cache中的什么地方？即地址映像方法b) cache放满时怎么办？即块的替换策略 c) 写cache时是否写主存？即块的更新策略。3、地址映像与变换1直接映像规如此：主存根据cache的大小分成假如干区，每区分成假如干块，cache分成假如干块。某区的主存块只能映射到cache中块号一样的块。2全相联映像规如此：主存分成假如干块，cache分成假如干块。每个主存块可映像到任何cache块中。主存地址可分为：主存块号，块内地址 cache地址可分为：cache块号，块内地址七、课外学习辅导安排与作业布置 作业：3.10 3.14 第 10 次课教案一、讲授内容高速缓冲存储器cache二、教学

23、目的与要求学生掌握、了解的要点1、掌握组相联地址映像方法2、掌握替换策略与更新策略三、教学重点组相联地址映像与替换策略四、教学难点组相联地址映像五、本讲计划学时与时间分配计划学时：2学时 时间分配：组相联地址映像 约50分钟替换策略与更新策略 约40分钟六、实施步骤多媒体、板书、教具与图表等说明1、组相联映像方式 规如此：将主存根据cache大小分成假如干区，每区分成假如干组，每组假如干块。将cache分成假如干组，每组假如干块。组间采用直接映像方式，组内采用全相联的映像方式。主存地址可分为：区号，组号，块号，块内地址cache地址可分为：组号，块号，块内地址由主存地址得到cache地址，其中

24、主存地址和cache地址的组号，块内地址一样。那么地址映像表中可包含这几项：区号，主存块号，cache块号，有效标志。整个映像过程为：通过组号查找地址映像表，将表中的区号，主存块号和主存地址中的区号和主存块号比拟。如果都一样，如此表示命中，得到对应的cache块号，和主存块内地址组成cache地址。访问cache。如果失效，如此用主存地址访问主存，并将数据块写入cahce，同时更新地址映像表。2、替换策略 1先进先出替换策略 2最久未使用替换策略 3随机替换策略3、更新策略 1写直达法 2写回法七、课外学习辅导安排与作业布置第 11 次课教案一、讲授内容 虚拟存储器二、教学目的与要求学生掌握、

25、了解的要点 1、理解虚拟存储器的根本原理 2、掌握页式虚拟存储器，段式虚拟存储器，段页式虚拟存储器的根本原理，根本方法三、教学重点 虚拟存储器的根本原理四、教学难点 段页式虚拟存储器的根本原理、方法五、本讲计划学时与时间分配 计划学时：2学时 时间分配：虚拟存储器的根本原理 约20分钟页式虚拟存储器 约30分钟段式虚拟存储器 约30分钟段页式虚拟存储器 约20分钟六、实施步骤多媒体、板书、教具与图表等说明根据采用的存储映像算法，可将虚拟存储器的管理方式分成段式、页式和段页式等多种。这些管理方式的根本原理是类似的。1、页式虚拟存储器将虚拟存储空间和实际存储空间分成固定容量的页，各虚拟页可以装入主

26、存中不同的实际页面的位置。1几个根本概念：页框架：主存中页面存放的位置虚页号：程序地址空间的页号实页号：主存空间的页号基号：操作系统为区分不同程序的地址空间给每个程序产生的地址附加的地址段2映像过程：首先根据基号查找页基表，页基址表一般是CPU中的专门上存放器组，其中每一行代表一个运行的程序的页表信息，包括页表起始地址和页表长度。从页基址表中查出页表的起始地址，然后用虚页号从页表中查找实页号。同时判断该页是否装入内存。如果该页已经装入内存，如此从页表中取出实页号，与页内地址构成物理地址。2、段式虚拟存储器1段式虚拟存储器工作原理段式虚拟存储器是将主存按段分配管理。段的长度可以任意设定，并可以放

27、大和缩小。在段式管理系统中，操作系统给每一个运行的用户程序分配一个或几个段，每个运行的程序只能访问系统分给它的段。程序中的逻辑地址由基号、段号和段内地址组成。段表由段基址、段长、装入位、访问方式组成。2段式虚拟存储器地址映像方式在进展地址映像时，首先根据基号查找段基址表，段基址表一般也是CPU中专门存放器组。从表中查出段表的起始地址，然后用段号从段表中查找该段在内存中的起始地址，同时判断该 段是否装入内存。如果已经装入内存，如此从段表中取出段起始地址，与段内地址相加构成被访问数据的物理地址。3、段页式虚拟存储器1段式虚拟存储器工作原理段式管理和页式管理各有优点和缺点。段页式管理是两者的结合，它

28、将存储空间按逻辑模块分成段，每段分成假如干页。段的长度必须是页的长度的整数倍。2段式虚拟存储器地址映像方式在进展地址映像时，首先根据基号查找段基址表，从表中查出段表的起始地址，然后用段号从段表中查找该段的页表的起始地址。然后根据段内页号在页表中查找该页在内存中的起始地址，即实页号，同时判断该段是否装入内存。如果该段已经装入内存，如此从段表中取出实页号，与页内地址字段拼接构成被访问数据的物理地址。七、课外学习辅导安排与作业布置第 12 次课教案一、讲授内容 指令与指令系统二、教学目的与要求学生掌握、了解的要点 掌握指令格式与指令编码三、教学重点 指令格式与指令编码四、教学难点 指令编码五、本讲计

29、划学时与时间分配 计划学时：2学时 时间分配：指令格式的介绍 约40分钟 指令编码 约50分钟六、实施步骤多媒体、板书、教具与图表等说明1、根本概念1计算机指令：计算机硬件能够识别并直接执行的操作命令2计算机的工作是按指令进展的。计算机指令应包含如下信息：操作的类型，操作数的存储位置，操作结果的存储位置3指令中用不同的代码段表示上述不同的信息，这种代码段的划分和定义就是指令编码。2、指令格式：操作码，地址码a) 操作码opcode固定长度操作码：便于译码，扩展性差可变长度操作码：能缩短指令平均长度b) 地址码addressing code零地址指令，如NOP, CLR一地址指令，如INC R1

30、二地址指令，如ADD R1, R2三地址指令，如ADD R1, R2, R33、指令长度1固定长度取指快、译码简单。单字长、双字长、多字长2可变长度可提高编码效率4、指令助记符伪指令、累加器，通用存放器5、数据的类型与存储方式1操作数的类型 整型数、单精度和双精度浮点数、字符型数据长度：单字节、双字节、字、双字、四倍字2操作数的存储方式 大数端(big Endian)和小数端(little Endian)3数据对齐方式在数据对齐存储方式下，要求一个数据字占据完整的一个字的存储位置6、堆栈特点：先进后出。划分：存放器堆栈、存储器堆栈七、课外学习辅导安排与作业布置第 13 次课教案一、讲授内容寻址

31、方式二、教学目的与要求学生掌握、了解的要点 1、掌握常见的八种寻址方式三、教学重点寻址方式四、教学难点寻址方式五、本讲计划学时与时间分配计划学时：2学时 时间分配：每类寻址方式各约10分钟六、实施步骤多媒体、板书、教具与图表等说明1、隐含寻址方式在指令中不指出操作数的地址。如ADD A中的累加器2. 立即数方式操作数在指令中直接给出如ADD #33. 存放器方式操作数在存放器中，存放器号在指令中给出如INC R14. 直接寻址操作数的地址在指令中直接给出。如INC 10005. 存放器间接指令中指定一个存放器，存放器中的内容是操作数在存储器中的地址。如INC (R1)6. 存储器间接操作数的地

32、址存在主存储器中，其存储器地址在指令中给出。如INC (1000)7. 相对寻址操作数的地址是由程序计数器PC的值加上一个偏移量，这个偏移量在指令地址码中给出。如INC 8(PC)8. 变址和基址寻址操作数的地址由指令地址码与某个存放器的数值相加而成。如INC 8(R1)变址寻址：便于数组访问基址寻址：可扩大寻址X围，可实现程序浮动9.复合寻址前面几种寻址方式的综合运用。如INC 8(PC+R1)、INC (R1)(1000)七、课外学习辅导安排与作业布置第 14 次课教案一、讲授内容指令格式的设计二、教学目的与要求学生掌握、了解的要点 1、掌握霍夫曼编码方法 2、理解地址码的设计 3、理解指

33、令的访存类型三、教学重点霍夫曼编码四、教学难点指令的访存类型五、本讲计划学时与时间分配计划学时：2学时 时间分配：霍夫曼编码方法 约50分钟地址码的设计 约30分钟指令的访存类型 约20分钟六、实施步骤多媒体、板书、教具与图表等说明典型的根本指令一般由操作码和地址码两局部组成。操作码的编码可以根据霍夫曼进展设计，使得指令代码的平均长度最短。指令格式的设计中首先需要确定指令的长度，这与指令的数量、存储器的容量、存储器的组织、总线结构等相互影响。1、霍夫曼编码霍夫曼在1952年提出了一咱频率相关的编码方法。根据字符在信息传输中出现的频率上下在编码时赋予字符长短不同的编码。具体方法：先将所有指令按使

34、用频度由小到大排序，每次选择其中最小的两个频度合成一个新的结点，然后把它作为新的叶结点与其他叶结点再按频度大小排序2、地址码的设计1根据指令进展调整综合考虑操作码与地址码，根据地址码数量调整操作码的长度2保证指令长度为字长或字节的整数倍有利于提高读取指令和指令译码的速度3、指令的访存类型1堆栈型CPU中设置一个数据堆栈，所有的操作数都存放在栈顶，只有PUSH和POP两种指令能访问存储器。进展计算时将操作数压栈，然后用一条运算指令进展运算，结果也存储在栈中。2累加器型在累加器结构的计算机当中，有一个累加器，操作数之一放在累加器中，需要两个操作数的运算指令可以指定另一个操作数的存储器地址。运算结果

35、放在累加器中。3通用存放器型计算机中有多个可以存放数据的存放器，所有操作数都必须显示说明，明确指明其存放在哪一个存放器中或存储器的哪一个单元中。a) 存放器-存放器型运算指令所需的操作数均取自存放器，结果也写回存放器，访存操作采用专门的读和写指令load和storeb)存放器-存储器型有一个操作数需要访问存储器。另一个操作数来自存放器。c) 存储器-存储器型两个操作数均来自存储器。七、课外学习辅导安排与作业布置第 15 次课教案一、讲授内容指令集二、教学目的与要求学生掌握、了解的要点 1、掌握常用指令 2、了解不常用指令三、教学重点常用指令的功能，用法四、教学难点指令的格式五、本讲计划学时与时

36、间分配计划学时：2学时 时间分配：算术运算指令 约30分钟 数据传送指令 约10分钟 程序控制指令 约20分钟 堆栈操作指令 约20分钟 逻辑运算指令 约20分钟六、实施步骤多媒体、板书、教具与图表等说明1、算术运算指令add, sub, mult, div, p1加法指令ADD(ADD Binary Numbers Instruction)指令的格式：ADD Reg/Mem, Reg/Mem/Imm受影响的标志位：AF、CF、OF、PF、SF和ZF指令的功能是把源操作数的值加到目的操作数中。2) 减法指令SUB(Subtract Binary Values Instruction)指令的格式

37、：SUB Reg/Mem, Reg/Mem/Imm受影响的标志位：AF、CF、OF、PF、SF和ZF指令的功能是从目的操作数中减去源操作数。3无符号数乘法指令MUL(Unsigned Multiply Instruction)指令的格式：MUL Reg/Mem受影响的标志位：CF和OF(AF、PF、SF和ZF无定义)指令的功能是把显式操作数和隐含操作数(都作为无符号数)相乘4无符号数除法指令DIV(Unsigned Divide Instruction)指令的格式：DIV Reg/Mem指令的功能是用显式操作数去除隐含操作数(都作为无符号数)，所得商和余数按表5.3的对应关系存放。指令对标志位

38、的影响无定义。2、数据传送：move, load, store1取指令 load指令格式： LOAD REG，MEM指令的功能是将内存中的数据传送到存放器中。2存指令 STORE指令格式： STORE MEM，REG指令的功能是将存放器中的数据传送到内存中。3、程序控制：jump, branch, jsr, ret, int1无条件转移指令(Transfer Unconditionally)无条件转移指令包括：JMP、子程序的调用和返回指令、中断的调用和返回指令等。JMP指令的一般形式：JMP标号/Reg/Mem2条件转移指令(Transfer Conditionally)条件转移指令是一组极

39、其重要的转移指令，它根据标志存放器中的一个(或多个)标志位来决定是否需要转移，这就为实现多功能程序提供了必要的手段。微机的指令系统提供了丰富的条件转移指令来满足各种不同的转移需要，在编程序时，要对它们灵活运用。3转子指令 JSR功能：实现子程序调用，子程序是一个包含多条指令的指令序列，完成某种功能，调用子程序时，用转子指令去执行子程序中的第一条指令，从而开始子程序的运行，在子程序完毕时，用一条返回指令回到原来的程序步骤：将下一条指令的地址(PC的值)存放在一个临时存储位置，将子程序的起始地址装入PC中4、堆栈操作：push, pop1PUSH(Push Word or Doubleword o

40、nto Stack)指令格式：PUSHReg/MemPUSHImm;80286+2POP(Pop Word or Doubleword off Stack)指令格式：POPReg/Mem5、逻辑运算：and, or, neg, shift1逻辑与操作指令AND(Logical AND Instruction)指令的格式：ANDReg/Mem, Reg/Mem/Imm受影响的标志位：CF(0)、OF(0)、PF、SF和ZF(AF无定义)指令的功能是把源操作数中的每位二进制与目的操作数中的相应二进制进展逻辑“与操作，操作结果存入目标操作数中。2逻辑或操作指令OR(Logical OR Instru

41、ction)指令的格式：ORReg/Mem, Reg/Mem/Imm受影响的标志位：CF(0)、OF(0)、PF、SF和ZF(AF无定义)指令的功能是把源操作数中的每位二进制与目的操作数中的相应二进制进展逻辑或操作，操作结果存入目标操作数中。3逻辑非操作指令NOT(Logical NOT Instruction)指令的格式：NOTReg/Mem其功能是把操作数中的每位变反，即：10，01。指令的执行不影响任何标志位。七、课外学习辅导安排与作业布置无八、其他特色、体会与其他说明无第 16 次课教案一、讲授内容指令系统与汇编程序设计实例二、教学目的与要求学生掌握、了解的要点1、掌握MIPS系统的指

42、令格式2、掌握MIPS系统中常用指令三、教学重点 MIPS系统指令格式四、教学难点 MIPS指令格式五、本讲计划学时与时间分配计划学时：2学时时间分配：MIPS系统的指令格式 约40分钟MIPS系统中常用指令 约60分钟六、实施步骤多媒体、板书、教具与图表等说明1、MIPS处理器的主要特征指令系统简单，所有的指令都是32位宽度，指令格式共三种：立即数型、转移型和存放器型。操作数寻址方式有三种：基址加16位位移量的访存寻址，立即数寻址，存放器寻址2、立即数型指令地址码采用立即数编码的指令有数据传输、条件转移和立即数算术/逻辑运算指令。这种格式的指令称为I格式指令。3、存放器型指令格式使用存放器型

43、的指令主要有运算指令。4、MIPS指令系统的特征：1指令系统简单2采用流水技术依靠优化编译器进展指令序列的重新安排以防止流水线中出现的相互冲突3使用较多存放器32个通用存放器，表示为$0到$31，$0固定为0，一对存储64位数据的存放器Hi,Lo用于存放定点乘法的结果，异常PC存放器epc4采用“比拟与转移指令比拟和转移这两个动作在一条指令内便可完成七、课外学习辅导安排与作业布置第 17 次课教案一、讲授内容控制单元的根本概念二、教学目的与要求学生掌握、了解的要点1、了解CPU的根本功能与结构2、掌握数据通路的构成三、教学重点数据通路的构成四、教学难点专用数据通路的构成五、本讲计划学时与时间分

44、配计划学时：2学时 时间分配：CPU的根本功能与结构 约50分钟数据通路的构成 约50分钟六、实施步骤多媒体、板书、教具与图表等说明1、CPU的根本功能指令控制：即对程序运行的控制。程序由指令序列构成，CPU对指令的执行进展控制，保证指令的执行结果的正确性操作控制：即指令内操作步骤的控制。一条指令的功能一般需要几个操作步骤来实现，CPU对这些操作步骤的实施进展控制。包括时间控制，即对操作进展时间上的控制数据运算：对数据进展算术或逻辑运算异常处理和中断处理：如处理运算中溢出等错误，与处理外部设备的服务请求等。CPU的扩展功能：存储管理，数据缓存，总线管理，功耗管理2、 CPU的根本构成控制器，运

45、算器，存放器，cache等1控制器的功能 从内存中取指令，并计算下一条指令在内在中的地址 对指令进展译码，产生相应的操作控制信息 控制指令执行的步骤和数据流动的方向2运算器由算术逻辑单元和各种存放器组成。运算器承受控制的命令进展运算操作。3存放器的类型 指令存放器(IR)：存放当前正在执行的指令 程序计数器(PC)：存放下一条指令的地址 数据存放器(DR)：存放操作数、运算结果和中间结果以减少访问存储器的次数，也称为累加器 地址存放器(AR)：存放操作数的地址。 状态存放器(SR)：存放运算中的状态，如数据比拟结果3、数据通路1定义：存放器与运算器之间传递信息的线路2数据总线单总线，双总线，多

46、总线在各存放器以与ALU之间建立一条或几条数据总线，存放器间的数据通过这些总线完成。总线上可以有多个模块同时接收数据，但同一时刻只能有一个模块向总线发送数据。3专用通路如MIPS4、数据通路结构1总线结构CPU2专用通路结构CPU1取指令局部2存放器堆与ALU局部3访存指令的数据通路4结合运算指令访存指令后的数据通路5、控制器介绍1硬连线方式是用一个时序电路产生时间控制信号采用组合逻辑电路实现各种控制功能，因此又称为组合逻辑型控制器2微程序控制采用存储逻辑实现，即用一个存储在ROM中的微程序产生控制信号，所以微程序控制器是一种存储逻辑型的控制器。6、根本概念指令周期：从一条指令的启动到下一条指

47、令的启动之间的间隔时间机器周期：指令执行中每一步操作所需的时间。一般以CPU完成一个运算操作所需要的时间为机器周期的根本时间。时钟周期是计算机主频的周期。第 18 次课教案一、讲授内容指令的执行过程二、教学目的与要求学生掌握、了解的要点1、掌握三种类型指令在单总线结构CPU中的执行过程2、掌握三种类型指令在专用通路结构CPU中的执行过程三、教学重点指令在两种结构CPU中的执行过程四、教学难点指令中专用通路结构CPU中的执行过程五、本讲计划学时与时间分配计划学时：2学时时间分配：三种类型指令在单总线结构CPU中的执行过程 约50分钟三种类型指令在专用通路结构CPU中的执行过程 约50分钟六、实施

48、步骤多媒体、板书、教具与图表等说明指令按其功能划分可分为三种类型的指令：运算指令、访存指令、控制指令，下面我们看一下这三种类型指令在不同结构CPU中的执行过程。1、运算指令在专用通路CPU结构中的执行过程以加法指令 add $1, $2, $3 为例。运算指令在专用通路CPU中执行过程分为四步。1取指令IR = MemoryPCNPC = PC + 4使用MemoryPC 这种数组表示形式，类似于C语言的语句，意思是把存储器看作数组Memory ，存储器的地址描述为数组的下标。(2) 指令译码与读取操作数。A = RIR25:21B = RIR20:16PC = NPC(3) 执行。ALUou

49、tput = A + B(4) 写回。RIR15:11 = ALUoutput2、运算指令在单总线结构CPU中的执行过程以加法指令 ADD R3, R1, R2 为例(1) PCMAR(2) PC+1PC(3) DBUSMDR(4) MDRIR(5) R1Y(6) R2 + YZ(7) ZR33、访存指令在专用通路结构CPU中的执行过程以读操作指令如lw $1, off($2)为例(1) 取指令。 IR = MemoryPC NPC = PC+4(2) 指令译码。 A = RIR25:21 C = Sign-extend(IR15:0) PC = NPC(3) 计算地址。 ALUoutput

50、= A + C(4) 访存。 Memory-data = MemoryALUoutput(5) 写回。 RIR20:16 = Memory-data专用通路结构写操作：如sw $1,offs($2)(1) 取指。 IR = MemoryPC NPC = PC + 4(2) 译码。 A = RIR25:21PC = NPC B = RIR20:16 C = Sign-extend(IR15:0)(3) 计算地址 ALUoutput = A + C(4) 访存 MemoryALUoutput = B4、单总线结构CPU中访存指令的执行过程读操作：如LOAD R1,mem(1) PCMAR(2) P

51、C+1PC(3) DBUSMDR(4) MDRIR(5) IR(地址段)MAR，读存储器(6) DBUSMDR(7) MDRR1写操作：如STORE R1,mem(1) PCMAR(2) PC+1PC(3) DBUSMDR(4) MDRIR(5) IR(地址段)MAR(6) R1MDR，写存储器5、控制指令在专用通路结构CPU中的执行过程如无条件转移指令操作： J Target(1) 取指 IR = MemoryPC NPC = PC+42译码并执行 PC = (IR25:0 2) | NPC31:28再如beq $1,$2,offs(1) 取指 IR = MemoryPC NPC = PC

52、+ 4(2) 译码 A = RIR25:21 B = RIR20:16 C = Sign-extend(IR15:0) (3) 执行 if(A = B) PC = NPC + (C 2) Else PC = NPC6、控制指令在单总线结构CPU中的执行过程如无条件转移指令JMP offs(1) PCMAR(2) PC+1PC(3) DBUSMDR(4) MDRIR(5) PCY(6) Y + IR(地址段)Z(7) ZPC再如条件转移指令 BNE offs(1) PCMAR(2) PC+1PC(3) DBUSMDR(4) MDRIR(5) if(!Z) PCY; else goto END(6

53、) Y + IR(地址段)Z(7) ZPC问题：1单总线结构的计算机中，如果指令的长度是2个字，那么这条指令的读取过程是什么？2单总线结构的计算机中，如果指令的一个操作数是存放器间接寻址，那么这个操作数的读取过程是什么？七、课外学习辅导安排与作业布置第 19 次课教案一、讲授内容总复习二、教学目的与要求学生掌握、了解的要点 1、掌握各章重点三、本讲计划学时与时间分配计划学时：2学时 时间分配：重点说明 约50分钟 答疑 约50分钟六、实施步骤多媒体、板书、教具与图表等说明第一章 计算机系统概论主要内容：掌握计算机系统的根本构成 了解计算机系统结构与其分类 了解计算机的性能评价了解计算机系统的可

54、靠性 重点：计算机的硬件，层次结构，计算机的开展简史与应用，计算机中常用的组合逻辑电路与时序逻辑电路难点：计算机的硬件，层次结构，时序逻辑电路第二章 数据编码和数据运算主要内容：掌握数据编码的几种方法 掌握定点数加减法运算掌握定点数乘除法运算掌握逻辑运算和浮点数运算理解运算器的组成和结构 重点：二进制加、减、乘、除运算方法；浮点数的运算方法。 难点：浮点数的运算方法。第三章 存储系统主要内容：理解存储器芯片的工作原理 掌握存储器的根本构成 掌握访存局部性原理与高速缓存 理解虚拟存储器与存储保护重点：主存储器的工作原理；RAM、DRAM的组成与控制。 难点：RAM、DRAM与CPU的连接方法。第四章 计算机指令系统主要内容：掌握指令格式与指令编码 掌握寻址方式 掌握数据类型与其存储方式 掌握指令格式与指令集 了解指令系统分类重点：指令格式；寻址方式；指令系统举例。 难点：指令格式；寻址方式。第五章 控制单元主要内容： 掌握中央处理单元的功能和组成 掌握指令的执行过程 重点： 指令执行过程难点： 专用通路指令执行过程