嵌入式最小系统设计PPT学习教案

《嵌入式最小系统设计PPT学习教案》由会员分享，可在线阅读，更多相关《嵌入式最小系统设计PPT学习教案（102页珍藏版）》请在装配图网上搜索。

1、嵌入式最小系统设计嵌入式最小系统设计嵌入式控制器时钟系统调试测试接口复位及其配置系统存储器系统供电系统(电源)第1页/共102页 8 段 数码显示 8 段驱动器 IDE 接口 DB9 串口 DB9 串口 RS232 驱动器 RS232 驱动器 IIS 接口 控制器 音频 ROM Flash Flash 固态硬盘 ICS& TSP 接口 接口 以太网 10MHz Magnetic MAC+ PHY LCD USB 接口 USB 控制器 SDRAM MCU S3C44B0X 44 键盘 接口 电源开关 电源 2.5V 3.3 V 扩展接口 扩展接口 EEPROM I2C JTAG 接口 BUTTO

2、N 复位 LCD 第2页/共102页第3页/共102页第4页/共102页第5页/共102页第6页/共102页l具有日历功能的RTC（实时时钟）。lPLL时钟发生器。第7页/共102页 D A T A 1 3 D A T A 1 2 D A T A 1 1 D A T A 1 0 V D D I O V S S I O D A T A 9 D A T A 8 D A T A 7 D A T A 6 D A T A 5 D A T A 4 D A T A 3 D A T A 2 D A T A 1 D A T A 0 A D D R 2 3 G P A 9 V D D V S S A D D R

3、2 3 G P A 8 A D D R 2 2 G P A 7 A D D R 2 1 G P A 6 A D D R 2 0 G P A 5 A D D R 1 9 G P A 4 A D D R 1 8 G P A 3 A D D R 1 7 G P A 2 A D D R 1 6 G P A 1 A D D R 1 5 A D D R 1 4 A D D R 1 3 A D D R 1 2 V S S I O A D D R 1 1 A D D R 1 0 A D D R 9 A D D R 8 A D D R 7 A D D R 6 A D D R 5 A D D R 4 1 2 1

4、1 2 2 1 2 4 1 2 5 1 2 6 1 2 7 1 2 8 1 2 9 1 3 0 1 3 1 1 3 2 1 3 3 1 3 4 1 3 5 1 3 6 1 3 7 1 3 8 1 3 9 1 4 0 1 4 1 1 4 2 1 4 3 1 4 4 1 4 5 1 4 6 1 4 7 1 4 8 1 4 9 1 5 0 1 5 1 1 5 2 1 5 3 1 5 4 1 5 5 1 5 6 1 5 7 1 5 8 1 5 9 1 6 0 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 21 22 23 24 25 26 27

5、28 29 30 31 32 33 34 35 36 37 38 39 40 8 0 7 9 7 8 7 7 7 6 7 5 7 4 7 3 7 2 7 1 7 0 6 9 6 8 6 7 6 6 6 5 6 4 6 3 6 2 6 1 6 0 5 9 5 8 5 7 5 6 5 5 5 4 5 3 5 2 5 1 5 0 4 9 4 8 4 7 4 6 4 5 4 4 4 3 4 2 4 1 81 82 83 84 85 86 87 88 89 90 91 92 93 94 95 96 97 98 99 100 101 102 103 104 105 106 107 108 109 110

6、111 112 113 114 115 116 117 118 119 120 EXINT6MSDOGPG6 EXINT5MSDOGPG5 EXINT4MSDOGPG4 EXINT3MSDOGPG3 EXINT2MSDOGPG2 VSS VDD EXINT1ND5GPG1 EXINT0ND5GPG0 NXDACKOnXBACKGPF3 nXDRCKOnXBACKGPF4 nWAITGPF2 SCLKGPB1 SCKEGPB0 nGCS7mSCS1mRAS1 nGCS6mSCS0mRAS0 nGCS5GPB10 nGCS4GPB9 VSS VDD nGCS3GPB8 nGCS2GPB7 nGCS

7、1GPB6 nGCS0 nWE nOE nBE3nWBE3DQM3GPB5 nBE2nWBE2DQM2GPB4 nBE1nWBE1DQM1 nBE0nWBE0DQM0 VSSIO VDDIO nCAS3nSRASGPB3 nCAS2nSCASGPB2 nCAS1 nCAS0 ADDRGGPA0 ADDR1 ADDR2 ADDR3 A N 5 A N 4 A N 3 A N 2 A N 1 A N 0 V S S A D C V S S I D T O U T 4 / V D 7 G P E 7 T O U T 3 / V D 6 G P E 6 T O U T 2 / T C L K G P

8、E 5 T O U T 1 / T C L K G P E 4 T O U T Q G P E 3 E X T C L K P L L C A P E A T A L 0 X T A L 0 V S S V D D I C S C U G P F 0 I C S C A G P F 1 S O T X D N R T S W S L R C X G P F 5 S O R D Y / T X D 1 / S D D / G F F 5 S O R X D / R X D 1 / S D 1 / G F F 7 S O C L K / C T S 1 / I S C L K / G F F 8

9、C M 3 C M 2 C M 1 C M 0 N R e s e t C L K o u t G P E 0 V S S I O V D D I O T D 0 T D 1 T M S T C K n T r s t E x N T 7 / S L R C K / G F G 7 AN6 AN7 AREFT AREFB AVOOM VDDADC XTAL1 EXTAL1 VDDRTC VSSO VFRAME/GPD7 VM/GPD6 VLNE/GPD6 VCLK/GPD4 VD3/GPD3 VD2/GPD2 VD1/GPD1 VD0/GPD0 RXD0/GPE2 TXD0/GPE1 DATA

10、31/nCTS0/GPC15 DATA30/nCTS0/GPC14 DATA29/RxD1/GPC13 DATA28/TxD1/GPC12 DATA27/nCTS1/GPC11 DATA26/nRTS1/GPC10 DATA25/nXDREQ1/GPC9 DATA24/nXDack1/GPC8 VDD VSS DATA23/VD4/GPC7 DATA22/VD5/GPC6 DATA21/VD6/GPC5 DATA20/VD7/GPC4 DATA19/SCLK/GPC3 DATA18/SD/GPC2 DATA17/SDO/GPC1 DATA16/SLRCK/GPC0 DATA15 DATA14

11、S 3 C 4 4 B 0 X 1 6 0 - Q F P 第8页/共102页第9页/共102页第10页/共102页第11页/共102页第12页/共102页第13页/共102页第14页/共102页第15页/共102页第16页/共102页构）的新型总线结构。第17页/共102页第18页/共102页第19页/共102页第20页/共102页第21页/共102页第22页/共102页第23页/共102页第24页/共102页第25页/共102页第26页/共102页第27页/共102页第28页/共102页存储数据类型和处理器中数据存储格式进行介绍，建立起ARM处理器的存储体系的概念。第29页/共102页第3

12、0页/共102页第31页/共102页第32页/共102页23 22 21 20 位31 位0 19 18 17 16 15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0 字16 半字14 半字12 字8 字节6 字节4 字节3 字节2 字节1 字节0 字节 地址 20 21 22 23 位31 位0 16 17 18 19 12 13 14 15 8 9 10 11 4 5 6 7 0 1 2 3 字16 半字12 半字14 字8 字节4 字节6 字节0 字节1 字节2 字节3 字节 地址 第33页/共102页32位寄存器，总共128B，其访问时间为几ns。第34页/共

13、102页第35页/共102页动态存储器，访问时间大约为50ns。第36页/共102页第37页/共102页 SROM /DRAM /SDRAM （ nGCS7） SROM /DRAM /SDRAM （ nGCS6） 0 x10000000 0 x0E000000 SROM （ Ngcs5） 0 x0C000000 32M SROM （ nGCS4） 0 x0A000000 32M SROM （ nGCS3） 0 x08000000 32M SROM （ nGCS2） 0 x06000000 32M SROM （ nGCS1） 0 x04000000 32M SROM （ nGCS0） 0 x01

14、C00000 0 x02000000 2/4/8/16/32M B 2/4/8/16/32M B 参 考 表 256M B SA27 0 可 访 问 区 域 28M 4M B 特 殊 功 能 寄 存 器 0 x00000000 第38页/共102页第39页/共102页第40页/共102页第41页/共102页第42页/共102页第43页/共102页UB/LB(写高/低字节使能)、Bank7上的SRAM存储器的等待状态、Bank7的数据总线宽度、Bank0的数据总线宽度以及存储模式。第44页/共102页第45页/共102页第46页/共102页第47页/共102页第48页/共102页第49页/共10

15、2页第50页/共102页第51页/共102页第52页/共102页第53页/共102页第54页/共102页第55页/共102页第56页/共102页第57页/共102页第58页/共102页第59页/共102页第60页/共102页 第61页/共102页第62页/共102页第63页/共102页 V D D 3 3 V D D 3 3 V D D 2 5 IN IN R 1 0 K C 1 0 C 1 0 G N D G N D G N D 电 池 S W F U S E 5 0 0 m A P O W E R C 1 0 0 第64页/共102页第65页/共102页 VDD33 VDD33 EXTCL

16、K PLLCAP XTAL0 nRESET CPU 8M S C VDD33 第66页/共102页态的时间。第67页/共102页第68页/共102页第69页/共102页第70页/共102页第71页/共102页SST39VF160 A190 DQ150 nCE nOE nWE S3C44B0X ADDR201 DA TA150 nGCS0 nOE nWE OM0 OM1 DQ150 A(12-1)_ D(15-0) nSRAS nSCAS nSCS0 nOE DQM0 DQM1 A(11-0)_ D(15-0) nRAS nCAS nCS nWE LDQM UDQM A21 A22 A23 BA

17、0 BA1 R1 R2 R3 R4 UNLOAD UNLOAD 44B0X SDRAM 第72页/共102页第73页/共102页第74页/共102页第75页/共102页中，矢量中断功能的出现导致扩展了向量表，同时为方便程序设计和在RAM中调试，中断入口通过地址定义方式转移到RAM区的最高端。第76页/共102页第77页/共102页第78页/共102页第79页/共102页第80页/共102页第81页/共102页第82页/共102页第83页/共102页第84页/共102页第85页/共102页第86页/共102页第87页/共102页第88页/共102页第89页/共102页第90页/共102页第91页/共102页第92页/共102页第93页/共102页第94页/共102页第95页/共102页第96页/共102页c1(c7)ffc00 第97页/共102页第98页/共102页第99页/共102页第100页/共102页第101页/共102页