基本逻辑门逻辑试验报告材料

《基本逻辑门逻辑试验报告材料》由会员分享，可在线阅读，更多相关《基本逻辑门逻辑试验报告材料（11页珍藏版）》请在装配图网上搜索。

1、word根本逻辑门逻辑功能测试与应用一、实验目的1、掌握根本逻辑门的功能与验证方法。2、学习TTL根本门电路的实际应用。3、了解CMOS根本门电路的功能。4、掌握逻辑门多余输入端的处理方法。二、实验原理数字电路中，最根本的逻辑门可归结为与门、或门和非门。实际应用时，它们可以独立使用，但用的更多的是经过逻辑组合组成的复合门电路。目前广泛使用的门电路有TTL门电路和CMOS门电路。1、TTL门电路TTL门电路是数字集成电路中应用最广泛的，由于其输入端和输出端的结构形式都采用了半导体三极管，所以一般称它为晶体管-晶体管逻辑电路，或称为TTL电路。这种电路的电源电压为+5V，高电平典型值为合格；低电平

2、典型值为合格。常见的复合门有与非门、或非门、与或非门和异或门。有时门电路的输入端多余无用，因为对TTL电路来说，悬空相当于“1，所以对不同的逻辑门，其多余输入端处理方法不同。1TTL与门、与非门的多余输入端的处理如图为四输入端与非门，假如只需用两个输入端A和B，那么另两个多余输入端的处理方法是：&ABY&ABY&ABY+5V并联悬空通过电阻接高电平图3.2.1 TTL与门、与非门多余输入端的处理并联、悬空或通过电阻接高电平使用，这是TTL型与门、与非门的特定要求，但要在使用中考虑到，并联使用时，增加了门的输入电容，对前级增加容性负载和增加输出电流，使该门的抗干扰能力下降；悬空使用，逻辑上可视为

3、“1，但该门的输入端输入阻抗高，易受外界干扰；相比之下，多余输入端通过串接限流电阻接高电平的方法较好。2TTL或门、或非门的多余输入端的处理如图为四输入端或非门，假如只需用两个输入端A和B，那么另两个多余输入端的处理方法是：并联、接低电平或接地。1ABYA1BY并联接低电平或接地图3.2.2 TTL或门、或非门多余输入端的处理3异或门的输入端处理异或门是由根本逻辑门组合成的复合门电路。如图为二输入端异或门，一输入端为A，假如另一输入端接低电平，如此输出仍为A；假如另一输入端接高电平，如此输出为A，此时的异或门称为可控反相器。=1A=1AY = AY = A+5V图3.2.3 异或门的输入端处理

4、在门电路的应用中，常用到把它们“封锁的概念。如果把与非门的任一输入端接地，如此该与非门被封锁；如果把或非门的任一输入端接高电平，如此该或非门被封锁。由于TTL电路具有比拟高的速度，比拟强的抗干扰能力和足够大的输出幅度，在加上带负载能力比拟强，因此在工业控制中得到了最广泛的应用，但由于TTL电路的功耗较大，目前还不适合作大规模集成电路。2、CMOS门电路CMOS门电路是由NMOS和PMOS管组成，初态功耗也只有毫瓦级，电源电压变化围大+3V+18V。它的集成度很高，易制成大规模集成电路。由于CMOS电路输入阻抗很高，容易承受静电感应而造成极间击穿，形成永久性的损坏，因此，在工艺上除了在电路输入端

5、加保护电路外，使用时应注意以下几点：1器件应在导电容器存放，器件引线可用金属导线、导电泡沫等将其一并短路。2VDD接电源正极，VSS接电源负极通常接地，不允许反接。同样在装接电路，拔插集成电路时，必须切断电源，严禁带电操作。3多余输入端不允许悬空，应按逻辑要求处理接电源或地，否如此将会使电路的逻辑混乱并损坏器件。4器件的输入信号不允许超出电源电压围，或者说输入端的电流不得超过10mA。5CMOS电路的电源电压应先接通，再接入信号，否如此会破坏输入端的结构，工作完毕时，应先断输入信号再切断电源。6输出端所接电容负载不能大于500pF，否如此输出级功耗过大而损坏电路。7CMOS电路不能以线与方式进

6、展连接。另外，CMOS门不使用的输入端，不能闲置呈悬空状态，应根据逻辑功能的不同，采用如下方法处理：对于CMOS与门、与非门，多余端的处理方法有两种：多余端与其它有用的输入端并联使用；将多余输入端接高电平。如下列图。&AY+VDD&AY+VDD图3.2.4 CMOS与非门多余输入端的处理对于CMOS或非门，多余输入端的处理方法也有两种：多余端与其它有用的输入端并联使用；将多余输入端接地。如下列图。1AY+VDD1AY+VDD图3.2.5 CMOS或非门多余输入端的处理三、实验仪器与器材1、THD-4型数字电路实验箱2、GOS-620示波器3、器材：74LS00 四-2输入与非门 74LS54

7、四-2-3-3-2输入与或非门 74LS86 四-2输入异或门四、实验容与步骤1、TTL与非门的逻辑功能与应用芯片的引脚号查法是面对芯片有字的正面，从缺口处的下方左下角，逆时针从1数起。芯片要能工作，必须接电源和地。本实验所用与非门集成芯片为74LS00四-二输入与非门，其引脚排列如下列图。图3.2.6 74LS00引脚排列1测试74LS00四-2输入与非门的逻辑功能选中74LS00一个与非门，将其输入端A和B分别接至电平输出器插孔，由电平输出控制开关控制所需电平值，扳动开关给出四种组合输入。将输出端接至发光二极管的输入插孔，并通过发光二极管的亮和灭来观察门的输出状态。如下列图，其逻辑函数式为

8、：，将观测结果填入表中。输入输出A BY0 00 11 01 1表3.2.1 与非门逻辑功能测试表&ABY123714+5V图3.2.7 与非门逻辑功能测试图2用74LS00实现或逻辑：，写出转换过程逻辑函数式，画出标明引脚的逻辑电路图，测试其逻辑功能，将观测结果填入表中。表3.2.3 数 据 表 表3.2.2 或逻辑功能测试表 输入输出A BY0 00 11 01 1输入输出输入输出A B CYA B CY0 0 00 0 10 1 00 1 100011 0 01 0 11 1 01 1 100113用74LS00实现表所示的逻辑函数。写出设计函数式，画出标明引脚的逻辑电路图，并验证之。

9、2、TTL与或非门的逻辑功能与应用1测试74LS54四-2-3-3-2输入与或非门的逻辑功能74LS54引脚排列如下列图。NC图3.2.8 74LS54引脚排列逻辑表达式为：现要求测试的逻辑函数式为：。接线如下列图，用开关改变输入变量A、B、C、D的状态，给出十六种组合输入，通过发光二极管观测输出端Y的状态，将观测结果填入表中。表3.2.4 与或非逻辑功能测试表 & 1YABCDEGFHIJ+5V123461471112输入输出输入输出A B C DYA B C DY0 0 0 00 0 0 10 0 1 00 0 1 10 1 0 00 1 0 10 1 1 00 1 1 11 0 0 01

10、 0 0 11 0 1 01 0 1 11 1 0 01 1 0 11 1 1 01 1 1 1图3.2.9 与或非门逻辑功能测试图2用74LS54和74LS00实现表所示的逻辑函数。写出设计函数式，画出标明引脚的逻辑电路图，并验证之。3、TTL异或门的逻辑功能与应用1测试74LS86四-2输入异或门的逻辑功能74LS86引脚排列如下列图。74LS86=1=1=1=1图3.2.10 74LS86引脚排列接线如下列图，用开关改变输入变量A、B的状态，通过发光二极管观测输出端Y的状态，将观测结果填入表中。表3.2.5 异或门逻辑功能测试表输入输出A BY0 00 11 01 1=1ABY12371

11、4+5V图3.2.11 异或门逻辑功能测试图2用74LS86设计一个四位二进制取反电路。写出设计函数式，列出功能表，画出标明引脚的逻辑电路图，并通过实验验证之。五、实验报告要求1、将实验结果填入各相应表中，总结各门电路的逻辑功能。2、总结TTL门电路和CMOS门电路的多余输入端的处理方法。 3、通过本次实验总结TTL与CMOS器件的特点与使用的收获和体会。 4、TTL与非门的输入端悬空可视为逻辑“1吗？有何缺点？ 5、如果与非门的一个输入端接连续脉冲，其余端是何状态允许脉冲通过？是何状态禁止脉冲通过？ 6、欲使一个异或门实现非逻辑，电路将如何连接？为什么说异或门是可控反相器？六、实验预习要求1、详细阅读附录三，了解THD-4数字电路实验箱的根本功能与使用方法。2、复习教材中根本门电路的逻辑功能和结构原理。3、了解在使用TTL和CMOS门电路时，与非门和与或非门多余输入端分别如何处理？4、按实验容要求设计逻辑电路，写出逻辑函数式。11 / 11